马超¹, 戴紫彬², 李伟³, 南龙梅³, 金羽²

¹(国家高性能集成电路(上海)设计中心 上海 201204); ²(解放军信息工程大学 郑州 450001); ³(集成电路国家重点实验室(复旦大学) 上海 200433) (wenlu_ma@163.com)

出版日期: 2018-02-01


基金资助:国家自然科学基金项目(61404175)

RPRU: A Unified Architecture for Rotation and Bit-Extraction Operations in General-Propose Processor

Ma Chao¹, Dai Zibin¹, Li Wei², Nan Longmei², Jin Yu¹

¹(National High Performance Integrated Circuit Design Center, Shanghai 201204); ²(PLA Information Engineering University, Zhengzhou 450001); ³(State Key Laboratory of ASIC and System (Fudan University), Shanghai 200433)

Online: 2018-02-01

摘要/Abstract

摘要： 比特抽取与循环移位操作都可以利用位级置换完成.目前，它们在硬件实现时，大都采用分离的、各自独立的设计方式，这造成了硬件逻辑资源的浪费.尽管有些研究成果将它们统一设计，但是实现路由算法的电路却是独立的，逻辑资源消耗较多.因此，通过研究循环移位和比特抽取这2种比特级操作在多级动态互连网络Inverse Butterfly中的映射原理，并结合该网络的自路由和递归特性，提出了一种针对这2种操作的统一路由算法.该算法不仅具有较高的并行性，而且硬件实现简洁，利于处理器架构集成.在此基础上，构造了一种可重构比特抽取-移位硬件单元(reconfigurable parallel bit extraction-rotation hardware unit, RPRU)，并对其关键路径电路进行了优化设计.然后，在CMOS 90nm工艺下完成了逻辑综合.实验结果表明：利用该路由算法所构造的硬件单元与以往同类设计相比，面积减少了近30%.

参考文献

相关文章 2

[1]	刘 杰, 梁华国, 蒋翠云,. 采用循环移位和优化编码的测试压缩方法[J]. , 2012, 49(4): 873-879.
[2]	张学军, 蔡文琦, 孙知信, 王锁萍,. 改进型极低限要求互有认证协议研究[J]. , 2012, 49(11): 2424-2431.

PDF全文下载地址:

https://crad.ict.ac.cn/CN/article/downloadArticleFile.do?attachType=PDF&id=3642