摘要:采用磁控溅射方法制备了Ge₅₀Te₅₀/Zn₁₅Sb₈₅纳米复合多层薄膜. 研究了薄膜的电阻随温度的变化以及薄膜的晶化激活能. 通过透射电子显微镜比较了晶化前后Ge₅₀Te₅₀/Zn₁₅Sb₈₅纳米复合多层薄膜的截面多层结构. 制备了基于[GT(7nm)/ZS(3nm)]₅多层复合薄膜的相变存储器件, 并测试了其电性能. 研究表明, Ge₅₀Te₅₀/Zn₁₅Sb₈₅纳米复合多层薄膜具有较好的非晶态热稳定性和数据保持力, 其器件具有较快的转变速度、较低的操作功耗和较好的循环性能. Ge₅₀Te₅₀/Zn₁₅Sb₈₅纳米复合多层薄膜是一种潜在的高热稳定性和低功耗的相变存储材料.
关键词: Ge₅₀Te₅₀/Zn₁₅Sb₈₅薄膜/
多层结构/
热稳定性/
相变存储器

English Abstract

全文HTML

--> --> -->

信息技术的快速发展对存储器的要求越来越高, 诸如高的存储密度、纳秒级的读写速度和较低的操作功耗^[1,2]. 相变存储器(PCM)除了具备上述优点外, 还能与互补的金属氧化物半导体(CMOS)技术相兼容^[3], 是未来非易失性存储器最有前途的发展方向. 利用激光脉冲或者电脉冲进行加热, 可以实现硫系化合物在非晶态和晶态之间的可逆转换. 在非晶态时, 相变材料具有高的电阻, 在晶态时具有较低的电阻. 不同的电阻值可以作为信息存储的“0”和“1”态^[4,5].
作为PCM的核心, 相变材料的性能决定PCM的质量. 为了获得较快的相变速度, 常常采用富含Sb的相变材料作为基础, 通过掺杂的方式改善其热稳定性和操作功耗. Xu等^[6]通过在八面体基体上添加“异质”四面体原子C, Si和Ge, 显著提高了非晶Sb的稳定性. 这种掺杂阻碍了高温下的结晶, 使Sb的结晶温度升高170—220 ℃. Guo等^[7]研究了Ge掺杂的Sb₂Te相变材料, 发现掺杂Ge元素后晶粒变得更加均匀细化, 结晶前后体积变化小, Ge元素有效抑制了薄膜的晶化, 提升了非晶态的热稳定性和疲劳特性. 但是, 研究也表明掺杂方式在提高相变材料热稳定性的同时, 往往会减慢结晶转变的速度, 增大SET过程中的操作功耗, 这对PCM是不利的^[8,9].
近年来, 多层复合相变薄膜正在受到研究者的持续关注. 这种多层结构的相变材料由于界面上的声子散射效应, 从而具有良好的热约束性能. 在PCM器件中, 纳米结构相变材料的高表面-面积-体积比可以导致高的异质相结晶速率, 而这是提高开关速度的重要因素^[10,11]. Zhou等^[12]研究发现, 类超晶格的GeTe/Sb₂Te₃薄膜具有更小的电阻漂移. Li等^[13]研究发现, GaSb/Ge₂Te类超晶格薄膜具有较低的转换功耗和较快的相变速度. Wu等^[14]研究了Ge₅₀Te₅₀/Ge₈Sb₉₂类超晶格薄膜的相变性能, 发现其具有较小的体积改变和较低的操作功耗. 前期研究表明, Ge₅₀Te₅₀^[15]和Zn₁₅Sb₈₅^[16]都属于相变存储材料, 其中, Ge₅₀Te₅₀(GT)具有较高的结晶温度(约250 ℃)、较大的非晶-晶态电阻比(> 5个数量级), 缺点是结晶速度较慢. 富含Sb的材料Zn₁₅Sb₈₅(ZS)被认为具有生长主导的结晶行为, 因此拥有超快的相变速度, 缺点是结晶温度较低, 数据保持力不佳. 将两者结合, 进行多层复合, 可以有效利用两者的相变优势. 本文研究了Ge₅₀Te₅₀/Zn₁₅Sb₈₅纳米复合多层薄膜的相变性能, 并对其在PCM中的应用进行了详细分析.

采用射频磁控溅射系统, 分别以化学计量的Ge₅₀Te₅₀和Zn₁₅Sb₈₅为靶材(纯度均大于99.999%), 在室温下在SiO₂/Si(100)衬底上沉积了ZS单层薄膜和GT/ZS纳米复合多层薄膜. 为了避免厚度效应, 单层薄膜及多层薄膜的总厚度均固定为50 nm. 溅射过程中, 背景气压 < 1 × 10 ⁴ Pa, 工作气压为0.2 Pa, 氩气流量为30 sccm (1 sccm = 1 mL/min), 射频功率为20 W. 在多层薄膜生长之前, GT和ZS单层的沉积速率由Alpha-Step 500 profiler台阶仪进行了测定. 通过改变沉积时间, 可以控制每一层的厚度. 溅射过程中通过保持样品20 r/min的转速来使沉积的薄膜更加均匀.
采用双探针原位电阻-温度测试系统, 测试了薄膜从室温到相变点的R-T曲线. 采用等温晶化的方法, 测试了不同厚度比GT/ZS纳米复合多层薄膜的晶化激活能. 用FEI CM200 FEG透射电子显微镜(TEM)和高分辨TEM (HRTEM)对薄膜的截面形貌进行了分析. 采用CMOS工艺制备了该薄膜的PCM器件, 利用Tektronix AWG5012B任意波形发生器和Keithley 2602A参数分析仪对器件电性能进行了测试.

图1为单层ZS和GT/ZS多层复合纳米薄膜在升温速率为10 ℃/min 时, 电阻随温度(R-T)的变化曲线. 最初, 所有薄膜的电阻随温度的增加而缓慢减小, 这归因于非晶相中由陷阱捕获控制的热激活能的电导Pool-Frenkel输运效应^[17]. 电阻突然下降的温度点定义为相变温度T_c, 经过T_c意味着薄膜发生了从非晶态到晶态的相转变. 图1可见, [GT(1 nm)/ZS(9 nm)]₅, [GT(2 nm)/ZS(8 nm)]₅, [GT(3 nm)/ZS(7 nm)]₅, [GT(7 nm)/ZS(3 nm)]₅薄膜的T_c分别为205, 210, 227和241 ℃. 一般来说, 相变薄膜的非晶态热稳定性正比于相变温度T_c^[18]. 图1结果显示, 随着GT/ZS多层复合纳米薄膜中稳定性较高的GT层相对厚度的增加, 薄膜的整体热稳定性呈现单调升高的趋势, 且均优于单层ZS薄膜(T_c ≈ 180 ℃). 此外, 所有薄膜的电阻在温度到达T_c之后的降温过程中, 均维持在较低的电阻值不变, 进一步证明薄膜发生了内在的结构相转变.
图 1 GT/ZS多层复合纳米薄膜的电阻随温度的变化
Figure1. Resistance vs. temperature of GT/ZS nanocomposite multilayer films.

GT/ZS多层复合纳米薄膜的非晶态电阻值随着GT层相对厚度的增加而增大, 且均大于单层ZS的电阻. 根据焦耳热公式^[19] $ Q = I^2Rt, $ 在PCM器件中施加相同的电流脉冲I时, 更大的电阻R将带来更高的自加热效率. 因此, 相比于单层ZS, 采用GT/ZS多层复合纳米薄膜的PCM器件将拥有更低的操作功耗, 这对于提高PCM的集成密度是非常有意义的. 此外, 单层ZS的非晶-晶态电阻差异在1个数量级左右, 而GT/ZS多层复合纳米薄膜的非晶-晶态电阻差异达到了2个数量级, 这主要是受到了复合薄膜中具有较大电阻差异的GT层的调控的结果. 在PCM中, 较大的非晶-晶态电阻差异对于准确识别不同的信息态、保持足够的信噪比具有较好的意义.
为了进一步评价相变材料的数据保持力, 采用等温结晶法对所有材料都进行了测试. 在T_c温度之前, 选择了固定间隔为5 °C的4个温度作为等温晶化温度. 随着退火时间的增加, 相变材料的电阻由于能量的积累而逐渐减小. 在本工作中, 定义当电阻下降到其初始值的50%时对应的退火时间为失效时间(在此未显示). 图2显示了失效时间对数与1/(k_BT)的关系图. 根据Arrhenius关系, 拟合的直线反映了其相变薄膜的热激活性质^[20]:
图 2 GT/ZS多层复合纳米薄膜的失效时间随1/(k_BT)的变化曲线
Figure2. Failure time vs. 1/(k_BT) GT/ZS nanocomposite multilayer films.

$t = {\tau _0}\exp \left[ {{E_{\rm{a}}}/\left( {{k_{\rm{B}}}T} \right)} \right],$

其中t, τ₀, E_a, k_B, T分别为失效时间、依赖于材料性质的前置指数、晶化激活能、玻尔兹曼常数和绝对温度. E_a的大小与非晶到晶态的相转变的难易程度有关, E_a值越大反映出相变薄膜在晶化过程中需要克服的结晶障碍就越大. 图2显示, 通过改变GT/ZS多层复合纳米薄膜中两种单层薄膜的周期厚度可以有效调控薄膜的E_a, 即随着GT层周期厚度的增加, E_a从单层ZS的1.86 eV逐渐增加到[GT(1 nm)/ZS(9 nm)]₅, [GT(2 nm)/ZS(8 nm)]₅, [GT(3 nm)/ZS(7 nm)]₅, [GT(7 nm)/ZS(3 nm)]₅的2.15, 2.24, 2.58和2.93 eV. 在相变存储器中常用相变材料在10 a时间的保持温度来衡量其数据保持能力. 为此, 将图2中的拟合直线延伸至10 a, 由此获得了各材料在10 a的数据保持温度. 结果显示, 随着GT/ZS多层薄膜中GT层厚度的增加, 10 a保持温度从ZS的65 ℃提升到了[GT(7 nm)/ZS(3 nm)]₅的124 ℃. 说明GT层薄膜的加入有效提升了ZS薄膜的数据保持力, 这与图1的结果是一致的, 对于提升PCM器件单元的可靠性和集成密度具有重要的意义.
为了进一步观察GT/ZS复合纳米薄膜的多层结构, 分别制备了沉积态和经350 ℃退火10 min后的[GT(7 nm)/ZS(3 nm)]₅多层复合薄膜的截面样品. 图3(a)和图3(b)分别为沉积态和退火的[GT(7 nm)/ZS(3 nm)]₅多层复合薄膜的截面高分辨透射电子显微镜图像. 亮条纹和暗条纹分别对应于Ge₅₀Te₅₀和Zn₁₅Sb₈₅层. 可以看出Ge₅₀Te₅₀和Zn₁₅Sb₈₅层的厚度分别为7和3 nm左右, 这与预期是一致的. 图3(c)的多晶衍射环表明在沉积态的[GT(7 nm)/ZS(3 nm)]₅多层复合薄膜中已经存在部分的晶化现象, 这主要是由于Zn₁₅Sb₈₅薄膜较低的结晶温度, 在样品制备过程中受到电子束的辐照, 使少量的Zn₁₅Sb₈₅发生了结晶. 对于沉积的薄膜, Ge₅₀Te₅₀和Zn₁₅Sb₈₅层之间的界面非常清晰. 在350 °C退火10 min后, 如图3(b)所示, 界面不再那么清晰, 但仍能观察到多层结构, 其截面呈明暗交替现象, 出现明显的有序晶相结构, 且Zn₁₅Sb₈₅层的结晶比相邻Ge₅₀Te₅₀更加明显(绿线框选区域). 这表明, 在GT/ZS复合纳米薄膜中, Zn₁₅Sb₈₅层由于受到两侧Ge₅₀Te₅₀层的夹持, 结晶受到抑制, 晶粒变得更细, 这进一步解释了GT/ZS多层复合纳米薄膜具有更好热稳定性的原因, 同时也有助于提高PCM器件中相变层与电极之间的有效接触, 从而提升PCM的可靠性^[21]. 在选区电子衍射图样图3(d)中, 出现了较多的衍射斑, 表明经过350 °C退火后薄膜的晶化变得更加明显. 图3表明, 多层结构在沉积和退火过程中均能保持稳定, 这对于提高PCM器件的疲劳特性是有帮助的.
图 3 [GT(7 nm)/ZS(3 nm)]₅多层复合薄膜的截面高分辨透射电子显微镜图像(a)(b)和选取电子衍射图(c) (d)　(a), (c) 非晶态; (b), (d) 晶态
Figure3. The high-resolution transmission electron microscopy images (a) (b) and selected area electron diffraction diagrams (c) (d) of section for [GT(7 nm)/ZS(3 nm)]₅ multilayer composite film: (a), (c) Amorphous; (b), (d) crystalline.

在直径为190 nm的钨基底部电极上采用0.13 μm CMOS工艺, 制备了基于[GT(7 nm)/ZS(3 nm)]₅多层复合薄膜的PCM器件. 图4(a)给出了PCM器件单元的横截面结构示意图^[14]. [GT(7 nm)/ZS(3 nm)]₅, TiN接触层和Al上电极的厚度分别为50, 20和200 nm. 在顶电极(TE)和底电极(BE)上施加电压脉冲进行SET和RESET操作. 图4(b)给出了PCM器件典型的电流-电压(I-V)特性曲线. 在电流扫描过程中, I-V曲线表现出明显的电压回跳现象, 并伴有负阻现象, 表明从最初的无定形状态到最终的晶态转变的发生. 基于[GT(7 nm)/ZS(3 nm)]₅薄膜的PCM器件的阈值开关电压(V_th)为0.97 V, 远小于GST的阈值开关电压(1.97 V), 表示基于[GT(7 nm)/ ZS(3 nm)]₅的器件的SET电压较低.
图 4 基于[GT(7 nm)/ZS(3 nm)]₅多层复合薄膜的PCM器件的(a) PCM器件单元的截面示意图, (b) I-V曲线, (c) R-V曲线, (d)循环特性曲线
Figure4. (a) The cross section diagram of PCM devices cell; the curves of (b) I-V, (c) R-V, (d) cycling performance for PCM device based on [GT(7 nm)/ZS(3 nm)]₅ multilayer composite film.

图4(c)给出了基于[GT(7 nm)/ZS(3 nm)]₅和GST薄膜PCM器件的R-V曲线. 可见, 随着脉冲电压的增加, [GT(7 nm)/ZS(3 nm)]₅和GST薄膜均表现出从高电阻(HR)到低电阻(LR)再到高电阻(HR)的可逆操作过程, 这对应于相变薄膜非晶态-晶态-非晶态的相变过程. 其中, [GT(7 nm)/ZS(3 nm)]₅的HR和LR分别为2 × 10⁷ 和2 × 10⁵ Ω, 即两者的电阻比值超过2个数量级. [GT(7 nm)/ZS(3 nm)]₅可以在20和50 ns宽度的电压脉冲下顺利实现可逆转换, 相比之下, 基于GST的PCM器件当电压脉冲宽度小于100 ns时已经很难实现有效的高低电阻切换^[22]. 这表明[GT(7 nm)/ZS(3 nm)]₅具有较快的相变速度, 这一方面跟[GT(7 nm)/ZS(3 nm)]₅薄膜中富含的Sb元素有关, 大量较弱Sb—Sb金属键在相变过程中容易断裂而成为晶核从而缩短形核时间^[23]; 另一方面, 多层薄膜较低的热导率也有助于加热过程中热量的累积, 从而快速达到相变温度点^[24]. 此外, 对应[GT(7 nm)/ZS(3 nm)]₅在50 ns时的RESET阈值电压为2.18 V, 低于GST在200 ns时的阈值电压3.64 V, 这也进一步印证了[GT(7 nm)/ZS(3 nm)]₅具有较低的操作功耗. 图4(d)给出了基于[GT(7 nm)/ZS(3 nm)]₅薄膜的PCM器件的循环特性曲线. 结果表明, 在多次循环中高低电阻分别维持在2.1 × 10⁷ 和1.8 × 10⁵ Ω的稳定值, 且在经历了2 × 10⁵次循环之后, 器件的高低电阻仍然保持了2个数量级的差异. 这说明, [GT(7 nm)/ZS(3 nm)]₅多层复合薄膜具有较好的稳定性, 能够满足工程技术领域的应用要求.

本文研究了Ge₅₀Te₅₀/Zn₁₅Sb₈₅纳米复合多层相变薄膜的相变性能. 与单层Zn₁₅Sb₈₅薄膜相比, Ge₅₀Te₅₀/Zn₁₅Sb₈₅有更高的晶化温度([GT(1 nm)/ZS(9 nm)]₅为205 ℃, [GT(2 nm)/ZS(8 nm)]₅约为210 ℃, [GT(3 nm)/ZS(7 nm)]₅约为227 ℃, [GT(7 nm)/ZS(3 nm)]₅约241 ℃). Ge₅₀Te₅₀间隔层的加入增大了Zn₁₅Sb₈₅薄膜非晶态-晶态电阻差异, 同时将薄膜的晶化激活能从Zn₁₅Sb₈₅的1.86 eV提高到[GT(7 nm)/ZS(3 nm)]₅的2.93 eV. 晶化前后多层结构保持了较好的稳定性. 基于[GT(7 nm)/ZS(3 nm)]₅薄膜的PCM器件测试表明, 其拥有更低的RESET操作电压(2.18 V)和更快的电阻转换速度(20 ns), 且具有较好的循环特性(2×10⁵次). 研究表明, Ge₅₀Te₅₀/Zn₁₅Sb₈₅纳米复合多层相变薄膜具有高热稳定性和低功耗的特性, 是PCM的潜在应用材料.