薛瑞^1,2,苗福涛³,叶笑春¹,孙凝晖¹,徐文星⁴

¹(计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京 100190); ²(中国科学院大学 北京 100049); ³(中国农业银行 北京 100073); ⁴(北京石油化工学院 北京 102617) (xuerui@ict.ac.cn)

出版日期: 2018-07-01


基金资助:国家重点研发计划项目(2016YFB0200501)；国家自然科学基金项目(61332009)；国家自然科学基金委员会“创新研究群体科学基金”(61521092)；数学工程与先进计算国家重点实验室开放基金(2016A04)

High Throughput MicroBenchmark Research for Processor MicroArchitecture Evaluation

Xue Rui^1,2, Miao Futao³, Ye Xiaochun¹, Sun Ninghui¹, Xu Wenxing⁴

¹(State Key Laboratory of Computer Architecture(Institute of Computing Technology, Chinese Academy of Sciences), Beijing 100190); ²(University of Chinese Academy of Sciences, Beijing 100049); ³(Agricultural Bank of China, Beijing 100073); ⁴(Beijing Institute of Petrochemical Technology, Beijing 102617)

Online: 2018-07-01

摘要/Abstract

摘要： 基准测试程序是评估处理器微体系结构设计的重要手段，然而当前的基准测试程序无法有效全面地评估面向高通量应用的处理器微体系结构的设计.基于此，针对高通量应用的特征，提出了用于评估面向高通量应用的处理器微体系结构设计的基准测试程序——HTC-MicroBench.首先，提出一种基于应用特征的高通量应用分类方法，并基于此分类方法对高通量应用中的Workload进行分类.其次，针对高通量应用的特征，提出了一种基于线程的作业处理节点并行化模型，基于此模型完成了HTC-MicroBench的设计和实现.最后，从作业并发性、作业之间的耦合性和Cache使用效率等指标对HTC-MicroBench进行实验评估；并基于HTC-MicroBench对TILE-Gx和Xeon两种处理器的并行加速能力做了评估，高并发、低耦合和由Workload特征所体现出的不同Cache命中率的评估结果说明了HTC-MicroBench能够准确刻画高通量应用的特征，并对面向高通量应用的处理器微体系结构的设计进行有效的测评.

参考文献

相关文章 4

[1]	季一木,张永潘,郎贤波,张殿超,王汝传. 面向流数据的决策树分类算法并行化[J]. 计算机研究与发展, 2017, 54(9): 1945-1957.
[2]	赵博,黄书剑,戴新宇,袁春风,黄宜华. 基于分布内存的层次短语机器翻译并行化算法[J]. 计算机研究与发展, 2014, 51(12): 2724-2732.
[3]	王 博 尚世锋 武永卫 郑纬民. 多核体系下的并行任务构建[J]. , 2012, 49(4): 818-825.
[4]	王轶然, 陈 莉, 冯晓兵, 张兆庆,. 全局部分重复计算划分[J]. , 2006, 43(12): 2158-2165.

PDF全文下载地址:

https://crad.ict.ac.cn/CN/article/downloadArticleFile.do?attachType=PDF&id=3736