基本信息
蔡觉平　教授 博导
硕士学科：微电子学与固体电子学　
工作单位：微电子学院

联系方式
通信地址：陕西省西安市太白南路2号395信箱,710071
电子邮箱：jpcai@mail.xidian.edu.cn
办公地点：北校区新科技楼511房间


个人简介
蔡觉平：西安电子科技大学微电子学院，教授 博士生导师。1998年和2001年在西安电子科技大学，分别获得获通信工程专业工学学士学位和通信与信息系统专业工学硕士学位，2004年在上海交通大学获得通信与信息系统专业博士学位。
2004年1月～2005年11月，在STMicroelectronics公司北京研发中心任高级研究员。2005年11月进入西安电子科技大学从事大规模集成电路研究工作。主持国家863项目、国家自然科学基金等多项科研任务。主要方向为MPSoCs芯片设计和低功耗设计。2008年被评为校优秀青年教师,2013年被评为校优秀教师。目前是IEEE Trans. on Wireless Communication、IEEE Trans. on Broadcasting 和电子学报等国内外著名期刊审稿人，主要研究方向为纳米级大规模SoC设计和通信网络设计等。2002年后，在IEEE Trans.、IEEE Conference、Science in China (F)、中国科学（E辑）、物理学报国内外著名期刊及国际会议上发表学术论文近五十篇，其中SCI、EI及ISTP检索近三十篇，申请国家专利和国防专利20项，授权5项，获得省部级科技进步二等奖两项。
本课题组隶属于宽带隙半导体材料国防重点学科实验室，项目研究人员为西安电子科技大学创新团队成员。研究所需主要实验设备由教育部重点实验室解决，课题的研究成员由教授、副教授、讲师和博士、硕士研究生组成，具有创新精神，科研能力强。本课题研究成员长期从事大规模集成电路设计、通信网络和无线通信信号处理技术等方面的研究，在基于FPGA、DSP和网络处理器平台下的通信网络设备研制方面积累了丰富的经验，取得了大量的研究成果。


主要研究方向
超大规模集成电路设计和测试

---

基本信息
蔡觉平　教授 博导
硕士学科：微电子学与固体电子学　
工作单位：微电子学院

联系方式
通信地址：陕西省西安市太白南路2号395信箱,710071
电子邮箱：jpcai@mail.xidian.edu.cn
办公地点：北校区新科技楼511房间


个人简介
蔡觉平：西安电子科技大学微电子学院，教授 博士生导师。1998年和2001年在西安电子科技大学，分别获得获通信工程专业工学学士学位和通信与信息系统专业工学硕士学位，2004年在上海交通大学获得通信与信息系统专业博士学位。
2004年1月～2005年11月，在STMicroelectronics公司北京研发中心任高级研究员。2005年11月进入西安电子科技大学从事大规模集成电路研究工作。主持国家863项目、国家自然科学基金等多项科研任务。主要方向为MPSoCs芯片设计和低功耗设计。2008年被评为校优秀青年教师,2013年被评为校优秀教师。目前是IEEE Trans. on Wireless Communication、IEEE Trans. on Broadcasting 和电子学报等国内外著名期刊审稿人，主要研究方向为纳米级大规模SoC设计和通信网络设计等。2002年后，在IEEE Trans.、IEEE Conference、Science in China (F)、中国科学（E辑）、物理学报国内外著名期刊及国际会议上发表学术论文近五十篇，其中SCI、EI及ISTP检索近三十篇，申请国家专利和国防专利20项，授权5项，获得省部级科技进步二等奖两项。
本课题组隶属于宽带隙半导体材料国防重点学科实验室，项目研究人员为西安电子科技大学创新团队成员。研究所需主要实验设备由教育部重点实验室解决，课题的研究成员由教授、副教授、讲师和博士、硕士研究生组成，具有创新精神，科研能力强。本课题研究成员长期从事大规模集成电路设计、通信网络和无线通信信号处理技术等方面的研究，在基于FPGA、DSP和网络处理器平台下的通信网络设备研制方面积累了丰富的经验，取得了大量的研究成果。


主要研究方向
超大规模集成电路设计和测试

---

科学研究
目前研究团队承担的纵向科研项目：
[1] 陕西省自然科学基金，基于亚阈值模拟计算的无线通信芯片超低功耗设计理论和关键技术，2016-2018
[2]科技部一带一路重点国际合作项目， 基于多域智能宽带机动自组网应急通信系统，2017-2020

---

学术论文
论文
2016
[1] R. Xie, J. Cai* and X. Xin, "Simple fault-tolerant method to balance load in network-on-chip," in Electronics Letters, vol. 52, no. 10, pp. 814-816, 5 12 2016. doi: 10.1049/el.2015.3150. SCI 020.
2017
[1] Rulian Xie, Jueping Cai*, Xin Xin, Bo Yang,"LBFT: a fault-tolerant routing algorithm for load-balancing network-on-chip based on odd–even turn model", Journal of Supercomputing, pp1-22,16 December 2016 (first onine), 2017.DOI: 10.1007/s11227-016-1935-0 SCI ,EI 20**9
[2]Rulian Xie, Jueping Cai*, Xin Xin, Bo Yang,"MCAR: Non-local adaptive Network-on-Chip routing with message propagation of congestion information",Microprocessors and Microsystem,vol.49, pp.117-126,March 2017. SCI 012, EI 20**0
[3]Rulian Xie, Jueping Cai*, Xin Xin, Juan Wang,"Low-cost adaptive and fault-tolerant routing method for 2D Network-on-Chip", IEICE Tansaction on information and System. Vol.E100-D,No.4, pp.910-913, Apr. 2017. SCI 035, EI 20**1
[4] Xin Xin, Jueping Cai*,Ruilian Xie, Peng Wang,"Voltage-mode ultra-low power four quadrant multiplier using subthreshold PMOS Received Date", IEICE Electronics Express, Vol.14(6),pp1-8, 2017.SCI 007, EI 20**2
[5] Xin Xin, Jueping Cai*, Peng Wang,"Ultra-low Power Comparator with Dynamic Offset Cancellation for SAR ADC", Electronics Letters, Vol.53(24), pp.1572-1574,2017. SCI 0004**, EI 20**8
[6] Xie Ruilian, Cai Jueping*, Peng Wang ,Xin Zhang , Bo yan," AFRM: Adaptive and Fault-tolerant Routing Method for 2D Network-on-Chip", Journal of Circuits, Systems, and Computers, Vol.26(12).pp.1-23,May,2017. SCI ,EI20**2
2018
[1] Xin Xin, Cai Jueping*, Xie Ruilian, Wang Peng,"A 750-nW 1-MHz 9-Tap analog finite impluse response filter for wireless sensor network chip", Microelectronics Journal, Vol.71.pp.30-36, Jan, 2018.SCI ,EI 20**0
[2] Xin Xin,Cai Jueping*, Xie Ruilian,"99.83% Switching energy reduction over conventional scheme for SAR ADC without reset energy",Analog Integrated Circuits and Signal Processing,Vol.94(3).pp.519-528, March,2018. SCI ,EI

专利
[1] 蔡觉平；凌鹏；齐艺兰；张泽；滕国文；李琰；余军；毕文婷；李赟伟，一种实现高速缓存一致性协议的分层系统及其方法，ZL 2013 1 **.8，批准日期2017.04.05.
著作
[1]蔡觉平 何小川 李逍楠，Verilog HDL数字集成电路设计原理与应用，西安电子科技大学出版社，2011，ISBN 978-7-5606-2652-9。
十二五国家级规划教材（2014），陕西省优秀教材（2016）。
[2] 蔡觉平 翁静纯 褚洁 冯必先，Verilog HDL数字集成电路高级程序设计，西安电子科技大学出版社，2015，ISBN 978-7-5606-3858-4。
[3] 蔡觉平 李振荣 何小川 李逍楠 翁静纯，Verilog HDL数字集成电路设计原理与应用（第二版），西安电子科技大学出版社，2016，ISBN 978-7-5606-4110-2/TN。
[4]蔡觉平 翁静纯 冯必先，《Verilog HDL数字集成电路设计原理与应用（第二版）》学习指导和实验例程，西安电子科技大学出版社，2016，ISBN 978-7-5606-4176-8/TN。

---

荣誉获奖
点击网页顶部“添加栏目”可以添加其他栏目
把鼠标放在栏目标题处，尝试拖动栏目。

---

科研团队
团队教师




博士研究生
硕士研究生

---

课程教学
目前本人承担的教学任务：

课件下载 示例

---

招生要求
关于招生信息的几点考虑
硕士研究生招生：
1. 每年招收5名硕士研究生，包括学术型硕士和专业型硕士。（截至2018年6月）
2. 保送名额4人，其中学术型硕士不超过3人。
3. 录取综合考虑课程成绩排名、思想状态和综合能力。
4. 具有电子设计竞赛、嵌入式竞赛和数模竞赛等高水平竞赛获奖同学优先考虑。
5. 鉴于项目组长远发展，直博学生和攻读博士学位学生最优先考虑。
6. 目前组内有芯片设计（数字、数模混合）、超低功耗设计、处理器结构设计和电路系统设计四个方向。
在工程设计和理论研究分别有所侧重。
博士研究生招生：
1. 每年招收2-3名博士研究生。
2. 综合考虑科研精神、研究能力和技术水平。
3. 博士研究生主要工作为前沿理论研究和关键技术突破，课题具有挑战性。
4. 有明确和较好的博士奖励和考核管理。特别优秀学生可具体谈。
欢迎广大同学报考。