删除或更新信息，请邮件至freekaoyan#163.com(#换成@)

上海交通大学微电子学院专业学位课程内容介绍《HDL数字系统设计》

上海交通大学 免费考研网/2013-01-08

《HDL数字系统设计》

课程代码E210519学分/学时3.0/54开课时间春
课程名称HDL数字系统设计
开课学院微电子学院
任课教师
面向专业
预修课程
课程讨论时数0 (小时)课程实验数0 (小时)
课程内容简介

本课程是一门集成电路语言设计课程，本课程自浅入深的章述了从简单到复杂的逻辑电路设计语言、语法、设计方法，设计流程及软件使用，通过本课程的学习可以掌握电路的建模和仿真，计算机辅助设计的方法学和计算机辅助设计软件的使用技巧，电路的建模同仿真及硬件综合的紧密联系，最终建立软件的建模到硬件电路的桥梁。我们将强调HDL语言的RTL设计、同步设计、可综合、可测试性，在通过Xilinx FPGA实现时强调可实现性和高性能的考虑。

课程内容简介（英文）

This lesson describes the logic circuit design language, syntax, design methodology, design flow and software utilize. From the study you can master the modeling and simulation of circuits, methodology and usage of design with EDA tools, and the tightly relationship between the circuits design and simulation and hardware synthesis and implementation, finally you can build the bridge knowledge from the soft modeling to the hardware circuits implement.We will emphasis the HDL language's RTL design, synchronize design, synthesizable, testable, and through the implementation of Xilinx FPAG, we emphasis the consideration of realizability and high performance

教学大纲

第一章Verilog的基本概念第二章Verilog语法的基本概念第三章常用Verilog语法之一第四章常用Verilog语法之二第五章常用Verilog语法之三第六章常用Verilog语法之四第七章常用Verilog语法之五第八章常用Verilog语法总结（Optional，介绍Reference）第九章VerilogHDL模型的不同抽象级别第十章 如何编写和验证简单的纯组合逻辑模块第十一章 复杂数字系统的构成第十二章 同步状态机的原理.结构和设计第十三章 深入理解阻塞和非阻塞赋值的不同第十四章 设计可综合的状态机的指导原则第十五章 较复杂时序逻辑电路设计实践第十六章I2C总线接口模块的设计第十七章 Coding Style第十八章简化的RISC_CPU设计第十九章PLI、虚拟器件.虚拟接口模型及其在大型数字系统设计中的作用实验一、熟悉Spartn3开发板、ISE实验环境和工具Primer Workbook Part I，Chapter 1, 2, 3Familiarize Design Flow, Xilinx Spartan3 Borad.Familiarize implementation flow, from design to bit-stream download.学生能够跑通StopWatch实验实验二、ChipScope实验Primer Workbook Part I，Chapter 4, 5Familiarize Simulink, System Generator, ISE, and ChipScope.学生能够用ChipScope来查看生成的网表和实时运行情况实验三、MicroBlaze EDK实验Primer Workbook Part I，Chapter6MicroBlaze硬件和软件开发实验四、SystemGenerator实验Matlab SimulinkFamiliarize Simulink, System Generator, ISE, and ChipScope.了解用SystemGen来生成HDL代码

课程进度计划

(无)

课程考核要求

实验（4次， 40%）Research report and presentation (20%)Final test (40%）

参 考 文 献
  • 1、Michael D.Ciletti/张雅绮，Verilog HDL高级数字设计（Advanced Digital Design with the Verilog HDL），电子工业出版社/ Prentice Hall/Pearson，2005参考材料2、任艳颖，IC设计基础，西安电子科技大学出版社，2005
相关话题/课程

Free考研考试FreeKaoYan.Com
欢迎来到Free考研考试，"为实现人生的Free而奋斗"

© 2020 FreeKaoYan! . All rights reserved.