基本信息
李登全
华山菁英副教授 硕士生导师
硕士学科：微电子学与固体电子学
集成电路工程
工作单位：微电子学院

联系方式
通信地址：西安市太白南路2号
办公地点：北校区东大楼4楼
电子邮箱：dqli@xidian.edu.cn

研究方向
混合信号集成电路设计
高速数据转换器
超高速模拟前端集成电路


个人简介
李登全，1990年生，华山菁英副教授，硕士生导师。分别于2012年、2018年本科和博士毕业于西安电子科技大学。2016年至2017年于美国德克萨斯大学奥斯汀分校博士联合培养。2018年至2020年为西安电子科技大学微电子学院博士后。
主要从事模拟及混合信号集成电路设计、超高速模拟前端、数据转换器等方面研究。主持承担国家自然科学基金青年项目，中国博士后科学基金特别资助、面上基金一等资助，陕西省教育厅重点科研计划，企业横向等科研项目，联合承担国家自然科学基金重大项目子课题、重点项目等。成功设计流片多款模数转换器芯片（40nm、65nm、180nm CMOS）。发表学术论文20篇，包括IEEE JSSC、TCAS-II、ISSCC、CICC等集成电路旗舰期刊和会议。授权发明专利4项。获2019年陕西省科技工作者创新创业大赛金奖。指导学生获中国研究生创芯大赛、全国大学生集成电路创新创业大赛等国家级竞赛一等奖1次、二等奖1次。
Google Scholar:https://scholar.google.com/citations?user=x5-xjOIAAAAJ
ResearchGate:https://www.researchgate.net/profile/Dengquan_Li

教育/工作经历
2020—至今： 西安电子科技大学 微电子学院 华山菁英副教授
2018—2020： 西安电子科技大学 微电子学院 博士后
2016—2017： 德克萨斯大学奥斯汀分校 电子工程 联合培养博士
2012—2018： 西安电子科技大学 微电子学与固体电子学 工学博士
2008—2012： 西安电子科技大学 微电子学 理学学士

---

基本信息
李登全
华山菁英副教授 硕士生导师
硕士学科：微电子学与固体电子学
集成电路工程
工作单位：微电子学院

联系方式
通信地址：西安市太白南路2号
办公地点：北校区东大楼4楼
电子邮箱：dqli@xidian.edu.cn

研究方向
混合信号集成电路设计
高速数据转换器
超高速模拟前端集成电路


个人简介
李登全，1990年生，华山菁英副教授，硕士生导师。分别于2012年、2018年本科和博士毕业于西安电子科技大学。2016年至2017年于美国德克萨斯大学奥斯汀分校博士联合培养。2018年至2020年为西安电子科技大学微电子学院博士后。
主要从事模拟及混合信号集成电路设计、超高速模拟前端、数据转换器等方面研究。主持承担国家自然科学基金青年项目，中国博士后科学基金特别资助、面上基金一等资助，陕西省教育厅重点科研计划，企业横向等科研项目，联合承担国家自然科学基金重大项目子课题、重点项目等。成功设计流片多款模数转换器芯片（40nm、65nm、180nm CMOS）。发表学术论文20篇，包括IEEE JSSC、TCAS-II、ISSCC、CICC等集成电路旗舰期刊和会议。授权发明专利4项。获2019年陕西省科技工作者创新创业大赛金奖。指导学生获中国研究生创芯大赛、全国大学生集成电路创新创业大赛等国家级竞赛一等奖1次、二等奖1次。
Google Scholar:https://scholar.google.com/citations?user=x5-xjOIAAAAJ
ResearchGate:https://www.researchgate.net/profile/Dengquan_Li

教育/工作经历
2020—至今： 西安电子科技大学 微电子学院 华山菁英副教授
2018—2020： 西安电子科技大学 微电子学院 博士后
2016—2017： 德克萨斯大学奥斯汀分校 电子工程 联合培养博士
2012—2018： 西安电子科技大学 微电子学与固体电子学 工学博士
2008—2012： 西安电子科技大学 微电子学 理学学士

---

科学研究
主持/参加科研项目：
1. 国家自然科学基金青年项目： 10+GS/s超高速逐次逼近型模数转换器关键技术研究，**，2020—2022，主持
2. 中国博士后科学基金特别资助： 2021T140527，2021—2022，主持
3. 中国博士后科学基金一等资助： 2018M640954，2018—2020，主持
4. 陕西省教育厅重点科学研究计划：超高速多路交织逐次逼近型模数转换器关键技术研究，20JY020，2020—2022，主持
5. 企业横向：高性能射频采样ADC设计，2020—2021，主持
6. 企业横向：ADC校准技术，2020—2021，主持
7. 国家自然科学基金重大项目子课题：高能效新型数字化高速射频模数转换器架构和电路，**，2021—2025，联合单位主持
8. 国家自然科学基金重点项目：基于纳米级FinFET工艺的高性能模数转换器关键技术研究，**，2020—2024，参加
9. 国家自然科学基金国际合作项目：毫米波采样超高速模数转换器芯片关键技术研究，，2020—2022，参加

---

学术论文
期刊论文：
Dengquan Li, Maliang Liu, Shubin Liu, Yuhua Liang, and Ruixue Ding. A statistical offset calibration technique for 1.5-bit/cycle SAR ADCs. Microelectronics Journal, 2021, 114: 105114.
Dengquan Li, Zhangming Zhu, Jiaxin Liu, Haoyu Zhuang, Yintang Yang, and Nan Sun. A 7-bit 900-MS/s 2-then-3-bit/cycle SAR ADC with background offset calibration. IEEE Journal of Solid-State Circuits, 2020, 55(11): 3051-3063.
Dengquan Li, Maliang Liu, Lei Zhao, Henghui Mao, Ruixue Ding, and Zhangming Zhu, An 8-bit 2.1-mW 350-MS/s SAR ADC with 1.5 b/cycle redundancy in 65-nm CMOS. IEEE Transactions on Circuits and Systems II: Express Briefs, 2020, 67(11): 2307-2311.
Lei Zhao, Dengquan Li* (Corresponding author), Henghui Mao, Ruixue Ding, and Zhangming Zhu. A 32-GS/s front-end sampling circuit achieving >39 dB SNDR for time-interleaved ADCs in 65-nm CMOS. Journal of Circuits, Systems, and Computers, 2021, 30(8): 1-19.
Dengquan Li, Zhangming Zhu, Ruixue Ding, Maliang Liu, Yintang Yang and Nan Sun. A 10-bit 600-MS/s time-interleaved SAR ADC with interpolation-based timing skew calibration. IEEE Transactions on Circuits and Systems II: Express Briefs, 2019, 66(1): 16-20.
Dengquan Li, Zhangming Zhu, Ruixue Ding, and Yintang Yang. A 1.4-mW 10-bit 150-MS/s SAR ADC with nonbinary split capacitive DAC in 65 nm CMOS. IEEE Transactions on Circuits and Systems II: Express Briefs, 2018, 65(11): 1524-1528.
Dengquan Li, Zhangming Zhu, Liang Zhang, and Yintang Yang. A background fast convergence algorithm for timing skew in time-interleaved ADCs. Microelectronics Journal, 2016, 47(1): 45-52.
DengquanLi, Liang Zhang, Zhangming Zhu, and Yintang Yang. An 8-bit 0.333-2 GS/s configurable time-interleaved SAR ADC in 65-nm CMOS. Journal of Circuits, Systems, and Computers, 2015, 24(6): 1-14.
Dengquan Li,Liang Zhang, Zhangming Zhu, and Yintang Yang. Modeling of channel mismatch in time-interleaved SAR ADC. Journal of Semiconductors, 2015, 36(9): 1-7.
Jin Hu, Dengquan Li, Maliang Liu, and Zhangming Zhu. A 10-kS/s 625-Hz-bandwidth 65-dB SNDR 2nd-order noise-shaping SAR ADC for biomedical sensor applications. IEEE Sensors Journal, 2020, 20(23): 13881-13891.
Maliang Liu, Dengquan Li, and Zhangming Zhu. A dual-supply two-stage CMOS op-amp for high-speed pipeline ADCs application. IEEE Transactions on Circuits and Systems II: Express Briefs, 2020, 67(4): 650-654.
Zhangming Zhu, Yu Zhu, Dengquan Li, and Maliang Liu. A TD-ADC for IR-UWB radars with equivalent sampling technology and 8-GS/s effective sampling rate. IEEE Transactions on Circuits and Systems II: Express Briefs, 2021, 68(3): 888-892.
Pinyun Yi, Zhangming Zhu, Dengquan Li, and Liang Fang. An opamp-free second-order noise-shaping SAR ADC with 4× passive gain using capacitive charge pump. Analog Integrated Circuits and Signal Processing, 2020, doi: 10.1007/s10470-020-01699-6.
Rui Ma, Lisha Wang, Dengquan Li, Ruixue Ding, and Zhangming Zhu. A 10-bit 100-MS/s 5.23-mW SAR ADC in 0.18-µm CMOS. Microelectronics Journal, 2018, 78(8): 63-72.
Liang Zhang, Dengquan Li, Zhangming Zhu, and Yintang Yang. A 10-GS/s 6-bit track-and-hold amplifier for time-interleaved SAR ADC in 65-nm CMOS. Journal of Circuits, Systems, and Computers, 2016, 25(8): 1-11.
Liang Zhang, Dengquan Li, Zhangming Zhu, and Yintang Yang. An 8-bit 500-MS/s asynchronous single-channel SAR ADC in 65 nm CMOS. Analog Integrated Circuits and Signal Processing, 2015, 83(1): 103-109.

---

会议论文：
Dengquan Li, Jiaxin Liu, Haoyu Zhuang, Zhangming Zhu, Yintang Yang, and Nan Sun. A 7b 2.6mW 900MS/s nonbinary 2-then-3b/cycle SAR ADC with background offset calibration. IEEE Custom Integrated Circuits Conference (CICC),pp.1-4, 2019.
Dengquan Li, Ruixue Ding, Zhangming Zhu, and Yintang Yang. A background timing skew calibration technique in time-interleaved ADCs with second order compensation. IEEE Asia Pacific Conference on Circuits and Systems (APCCAS),pp. 53-56, 2018.
Jiaxin Liu, Dengquan Li, Yi Zhong, Xiyuan Tang, and Nan Sun. A 250kHz-BW 93dB-SNDR 4th-order noise-shaping SAR using capacitor stacking and dynamic buffering. IEEE International Solid-State Circuits Conference(ISSCC), pp. 370-371, 2021.

---

荣誉获奖
点击网页顶部“添加栏目”可以添加其他栏目
把鼠标放在栏目标题处，尝试拖动栏目。

---

科研团队
团队教师




博士研究生
硕士研究生

---

课程教学
目前本人承担的教学任务：
本科生：《数字集成电路》、《学业指导》、本科生毕业设计
研究生(芜湖)：《混合信号集成电路设计》

---

招生要求
~~~~~~~~~~~~~~~~~~~~~~~~~~
关于研究生招生的信息：
欢迎有志从事模拟及混合信号集成电路设计的同学报考，请先通过Email与我联系。
Email：dqli@xidian.edu.cn
~~~~~~~~~~~~~~~~~~~~~~~~~~

---

Profile

Name Title
Department:

Contact Information
Address:
Email:
Tel:


Introduction
Put brief introduction of yourself here


Research Interests
1．
2.
3．
4．
5．

---

Research
目前研究团队承担的科研项目：

---

Papers
[1]
[2]
[3]
[4]
[5]
[6]
[7];
[8]
[9]

---

Honors
点击网页顶部“添加栏目”可以添加其他栏目
把鼠标放在栏目标题处，尝试拖动栏目。

---

Team
团队教师




博士研究生
硕士研究生

---

Teaching
目前本人承担的教学任务：

课件下载 示例

---

Admission
~~~~~~~~~~~~~~~~~~~~~~~~~~
关于研究生招生的信息：
~~~~~~~~~~~~~~~~~~~~~~~~~~