删除或更新信息,请邮件至freekaoyan#163.com(#换成@)

基于FPGA的水平集图像分割算法加速器

本站小编 Free考研考试/2022-01-03

刘野,
肖剑彪,
吴飞,
常亮,
周军,
电子科技大学 成都 611731
基金项目:国家自然科学基金委员会-中国工程物理研究院NSAF联合基金(U2030204)

详细信息
作者简介:刘野:男,1991年生,博士生,研究方向为图像处理算法与芯片协同设计
肖剑彪:男,1998年生,硕士生,研究方向为智能感知专用处理芯片设计
吴飞:男,1997年生,硕士生,研究方向为神经网络硬件加速器设计
常亮:男,1989年生,副研究员,研究方向为存算一体化人工智能芯片设计
周军:男,1982年生,教授,研究方向为智能感知算法与芯片协同设计
通讯作者:周军 zhouj@uestc.edu.cn
中图分类号:TN47

计量

文章访问数:351
HTML全文浏览量:135
PDF下载量:79
被引次数:0
出版历程

收稿日期:2021-01-05
修回日期:2021-04-16
网络出版日期:2021-04-29
刊出日期:2021-06-18

A Fast and Efficient FPGA-based Level Set Hardware Accelerator for Image Segmentation

Ye LIU,
Jianbiao XIAO,
Fei WU,
Liang CHANG,
Jun ZHOU,
University of Electronic Science and Technology of China, Chengdu 611731, China
Funds:NSAF (U2030204)


摘要
摘要:水平集算法因其出色的性能,在图像分割领域中得到了广泛的应用。同时,与基于深度学习的图像分割算法相比,水平集算法不需要训练数据,大幅降低了数据标记带来的工作量。然而,目前水平集算法主要是基于软件开发,涉及大量复杂的计算,以及计算的多次迭代,导致较高的处理延时与功耗。为了加快水平集算法的处理速度和降低功耗,该文提出了一种基于FPGA的水平集图像分割算法加速器,其中包含4个设计创新点:任务级并行处理、图像分块像素级并行处理、全流水线处理架构、分时复用的梯度和散度算子处理。实验结果表明,与在CPU上执行的水平集算法相比,该文提出的硬件加速器处理速度提升10.7倍,功耗仅为2.2 W。
关键词:FPGA/
硬件加速器/
水平集/
图像分割
Abstract:The level set algorithm is widely used for image segmentation due to its high accuracy. In addition, compared to the deep learning-based image segmentation methods, the level set algorithm can be implemented without training data, which reduces significantly the labeling efforts. However, the normal level set algorithm is still developed using software, involving complex computation with a large number of pixels and iterations andcausing long processing time and large power consumption. In this work, an FPGA-based level set hardware accelerator is proposed for image segmentation. The proposed hardware accelerator contains four design components: task-level parallel processing, image splitting processing, fully-pipelined processing architecture, and time-multiplexed gradient and divergence processing engine. Based on the experimental results, the proposed hardware accelerator achieves up to 10.7 times acceleration compared to the level set algorithm executing on the CPU, with only 2.2 W power consumption.
Key words:FPGA/
Hardware accelerator/
Level set/
Image segmentation



PDF全文下载地址:

https://jeit.ac.cn/article/exportPdf?id=c12c5525-e221-4711-9f11-37d7f3258f81
相关话题/设计 图像 数据 智能 计算