曹一凡,
杜高明,,
刘冠宇,
王晓蕾,
张多利
合肥工业大学电子科学与应用物理学院?合肥?230009
基金项目:国家自然科学基金(61474036)，教育部IC设计网上合作研究中心项目(JSGG20170413153845042)
详细信息
作者简介:王莉：女，1977年生，副教授，博士，研究方向为纳米材料和半导体器件
曹一凡：男，1994年生，硕士生，研究方向为视频编解码的数字集成电路设计
杜高明：男，1977年生，副研究员，博士，研究方向为多核集成电路体系结构、2维/3维片上网络集成体系结构
刘冠宇：男，1995年生，硕士生，研究方向为数字集成电路设计
王晓蕾：女，1978年生，副研究员，硕士，研究方向为集成电路设计
张多利：男，1976年生，研究员，博士，研究方向为多核处理器体系架构和设计方法
通讯作者:杜高明 dugaoming@hfut.edu.cn
中图分类号:TN47; TN919.81计量
文章访问数:975
HTML全文浏览量:401
PDF下载量:37
被引次数:0
出版历程
收稿日期:2018-08-16
修回日期:2019-02-27
网络出版日期:2019-03-18
刊出日期:2019-07-01
A Low-latency Depth Modelling Mode-1 Encoder in 3D-high Efficiency Video Coding Standard
Li WANG,Yifan CAO,
Gaoming DU,,
Guanyu LIU,
Xiaolei WANG,
Duoli ZHANG
School of Electronic Science & Applied Physics, Hefei University of Technology, Hefei 230009, China
Funds:The National Natural Science Foundation of China(61474036), The Project of IC Design Web-cooperation Research Center of MOE(JSGG20170413153845042)
摘要
摘要:为了更好地对3D视频中深度图进行编码，该文将3维高效视频编码(3D-HEVC)标准新引入了深度建模模式(DMMs)，新模式在提高了编码质量的同时改进了原有算法的复杂度。在设计DMM-1编码器电路时，传统架构电路的编码周期均较长，只能满足较低分辨率和帧率的视频实时编码要求。为了进一步提高3D-HEVC中DMM-1编码器的性能，该文对DMM-1算法架构进行了研究，针对其中楔形块评估无数据相关性的特点，提出了一种5级流水线架构的DMM-1编码器硬件电路，以期能够降低一个深度块编码所需的编码周期，并使用Verilog HDL进行实现。实验表明：该架构与Sanchez等人(2017年)的工作相比，以电路门数增加约1568门为代价，可减少至少52.3%的编码周期。
关键词:3维高效视频编码/
深度图/
帧内预测/
深度建模模式算法/
Verilog
Abstract:In order to encode better the depth maps in 3D video, the 3D-High Efficiency Video Coding (3D-HEVC) standard is introduced in Depth Modeling Modes(DMMs), which increase the quality of original algorithm while improving the encoding complexity. The traditional architecture of DMM-1 encoder circuit has a longer coding period and can only meet real-time coding requirements of lower resolution and frame rate. In order to improve the performance of DMM-1 encoder, the structure of DMM-1 algorithm is researched and a five-stage pipeline architecture of DMM-1 encoder is proposed. The pipeline architecture can reduce the coding cycles. The architecture is implemented by Verilog HDL. Experiments show that this architecture can reduce the coding cycle by at least 52.3%, at the cost of 1568 gates compared to previous work by Sanchez G. et al. (2017).
Key words:3D-High Efficiency Video Coding (3D-HEVC)/
Depth map/
Intra prediction/
Depth Modelling Mode (DMM) algorithm/
Verilog
PDF全文下载地址:
https://jeit.ac.cn/article/exportPdf?id=cb7562cb-9839-45e7-b306-e98cecd9128b
