张鹤玖¹,
余宁梅^1,,,
吕楠²,
刘尕¹
1.西安理工大学自动化与信息工程学院 ??西安 ??710048
2.西安理工大学信息技术与装备工程学院 ??西安 ??710082
基金项目:国家自然科学基金(61771388, 61801378)，西安市科技计划项目(201805037YD15CG21(11))

详细信息

作者简介:张鹤玖：男，1988年生，博士生，研究方向为模拟及数模混合集成电路设计
余宁梅：女，1963年生，教授，博士生导师，研究方向为超大规模集成电路及数模混合集成电路技术
吕楠：男，1987年生，讲师，研究方向为模拟及数模混合集成电路设计
刘尕：男，1993年生，硕士生，研究方向为模拟及数模混合集成电路设计

通讯作者:余宁梅　yunm@xaut.edu.cn

中图分类号:TP335.1; TN432

计量

文章访问数:1630
HTML全文浏览量:677
PDF下载量:48
被引次数:0

出版历程

收稿日期:2018-07-24
修回日期:2019-01-28
网络出版日期:2019-02-15
刊出日期:2019-06-01

A 10 bit Fully Differential Dual Slope Analog-to-digital Converter for Time Delay Integration CMOS Image Sensors

Hejiu ZHANG¹,
Ningmei YU^1,,,
Nan Lü²,
Ga LIU¹
1. School of Automation and Information Engineering, Xi’an University of Technology, Xi’an 710048, China
2. School of Information Technology and Equipment Engineering, Xi’an University of Technology, Xi’an 710082, China
Funds:The National Natural Science Foundation of China (61771388, 61801378), Xi’an Science and Technology Plan Project (201805037YD15CG21(11))


摘要
摘要:为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要，同时符合列并行电路列宽的限制，该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上，采用2个电容的上极板对差分输入进行采样，电容下极板接2个斜坡输出完成量化。基于电流舵结构的斜坡发生器同时产生上升和下降斜坡，2个斜坡的台阶电压大小相等。该电路使用SMIC 0.18 μm CMOS工艺设计实现，ADC以19.49 kS/s的采样频率对1.32 kHz的输入进行采样，仿真得到无杂散动态范围和有效位数分别为87.92 dB和9.84 bit。测试显示该ADC的微分非线性误差和积分非线性误差分别为–0.7/+0.6 LSB和–2.6/+2.1 LSB。
关键词:列并行模数转换器/
全差分输入/
电流舵斜坡发生器/
比较器
Abstract:A 10 bit fully differential dual slope Analog-to-Digital Converter (ADC) for Time Delay Integration (TDI) CMOS image sensors is realized based on column-parallel single-slope ADC. Top plates of the two capacitors are used for sampling differential inputs, and the bottom plates are connected to ramp generator for conversion. Current steering is used to generate the rising and falling ramp with the same step voltage simultaneously. The proposed ADC is fabricated in SMIC 0.18 μm CMOS process. Simulated spurious free dynamic range and effective number of bits are 87.92 dB and 9.84 bit with the input frequency of 1.32 kHz at 19.49 kS/s sampling rate, respectively. Measured results show that the ADC has a differential nonlinearity of –0.7/+0.6 LSB and integral nonlinearity of –2.6/+2.1 LSB.
Key words:Column-parallel Analog-to-Digital Converter (ADC)/
Differential input/
Current-steering ramp generator/
Comparator



PDF全文下载地址:

https://jeit.ac.cn/article/exportPdf?id=e68f90ad-11c6-4f2f-b974-c6892edcc842