国内外****及航天专业的研究人员对SRAM的使用及测试做了大量而深入的研究，包括测试算法、可靠性使用方法、测试电路方案等多项内容，从芯片设计、应用案例到软件控制算法等多方面，极大地促进了SRAM的发展。这些研究有的从微电子、集成电路设计的方面进行研究[5-6]，通过对存储单元电路结构进行优化，内建自测试电路或增加纠错电路等，保证存储单元故障时仍能正常工作；有的从存储器生产完成后测试的方面进行研究[7-9]，通过测试算法，逐个存储单元进行检查，通过优化算法，在尽可能短的时间内完成覆盖所有测试项，保证器件出厂时所有存储单元均工作正常；还有从在轨应用的角度出发[10]，研究各种检错纠错的算法，保证存储器在空间环境中发生单粒子翻转效应(SEU)时，用最少的资源和最简单的方案将翻转的存储单元纠正。然而，SRAM在轨自检方法的研究情况相对较少。
SRAM自检，通常发生在星载电子设备的初始化过程中，即从电子设备上电到开始正常工作之前。这段时间微处理器通常完成寄存器配置、接口芯片使能和参数设置，复杂的CPU还包括操作系统的加载和启动过程。FPGA作为控制器的系统，主要是复位过程中寄存器的初始化工作等。
SRAM在轨自检具备以下几个特点：①存储器电路连接方式与正常使用时一致，无法完全按照元器件生产完成后的测试方法进行测试；②存储器的主要故障原因是力学造成引脚与焊盘接触不良，空间辐射环境[11-12]或器件老化造成部分存储单元失效；③自检时间要求短，资源消耗有限；④需要将自检结果下传到地面，且数据应尽可能精简。
SRAM在轨自检，用较小的资源开销，在设备开始运行前对器件做一个检查并上报自检结果，有利于地面了解存储器的状态。当检出故障时能对故障进行定位，并分析造成的影响。对于用FPGA控制SRAM的电子系统，还可以依据故障地址，通过改变参数存放位置的方法避开发送故障的存储单元，因此研究SRAM在轨自检的方法是十分重要而且有意义的[13-16]。
1 SRAM的结构和故障模式 1.1 SRAM结构简述 SRAM主要由存储单元、地址译码电路和读写逻辑电路构成, 如图 1所示。
 |
| 图 1 SRAM结构简图 Fig. 1 Structure of SRAM |
| 图选项 |
存储单元的一个最小存储单位通常由6个晶体管构成，其中2个被称为选择管，另外4个被称为存储管。存储单元以阵列形式排列，因此地址译码设计为行译码和列译码2部分。除了译码单元外，地址译码电路还包括地址寄存器用于缓冲地址信号，便于接入总线。读写逻辑电路由读写控制器和数据寄存器构成。
存储器读数据的原理为：地址译码器对地址寄存器中的地址进行译码，确定要访问的存储单元的行和列，然后在读写逻辑电路的控制下将数据从存储单元放入数据寄存器中。写数据的原理与读数据相反，是将数据存储器的数据存入存储单元的过程。SRAM的读写都是按照字节进行，因此在存储单元的访问时，先通过字线选择行，再通过位线同时选中该行的所有列。
1.2 SRAM故障模式 研究SRAM自检或者测试方法，应针对其各种故障模式及特点，有针对性的进行分析，并提出检测方法，这样对实际应用有较强的指导作用。
根据SRAM的结构分析，存储单元、地址译码电路和读写逻辑电路发生故障时，均会造成整个器件的失效[17-18]。当存储单元未失效，而读写逻辑电路和地址译码电路故障时，也会出现读或者写与预期结果不一致的现象。因此可以将SRAM整体作为研究对象，分析其故障模式。
无故障(即工作正常)的定义可以表述为: 可以访问存储单元的任何位置，任意改变该位置的存储单元逻辑值(0或者1)，改变时不受当前存储单元逻辑值的影响，且不改变其他存储单元的逻辑值。图 2直观的表述了该定义。
 |
| 图 2 无故障存储单元状态转换示意图 Fig. 2 Schematic diagram of state transition of non-failed memory unit |
| 图选项 |
根据该定义，SRAM故障可以分为非耦合故障和耦合故障2类，分类的标准是某个存储单元故障，是否会引起其他单元故障。如果对某存储器进行操作引起其他存储单元状态发生改变，则归为耦合故障一类，否则为非耦合故障。2种故障及类型如图 3所示。
 |
| 图 3 SRAM故障类型 Fig. 3 Category of SRAM faults |
| 图选项 |
非耦合故障主要有固定故障和转换故障2种。固定故障指存储单元的状态恒定为0或者1，无论对该单元写0或者写1，存储单元的状态均不变。转换故障也可以认为是存储故障的一种特殊情况，指存储单元的状态不能从0转换为1，或者不能从1转换为0。一个存储单元一次只有一个状态，因此不会同时出现2种情况的转换故障。
耦合故障分为反码耦合故障、定值耦合故障、状态耦合故障、桥接耦合故障和图形敏感故障等。这些故障都是因为芯片在制造过程中出现的短接、缺陷或寄生效应等情况，使一个存储单元的状态可能会因为其他某个或者某几个单元状态的改变而改变。以反码耦合故障为例，在对一个存储单元进行写操作时，另一个存储单元的状态会发生取反。
与商用器件相比，针对星载电子设备使用的SRAM需要额外的开展大量工作。在器件出厂前除了要完成常规的测试，还要开展质量保证工作，并进行环境与可靠性试验。器件装联到印制板上，还需要经过单板测试、整机测试、装星后电测试以及各项整机或者整星的环境与可靠性试验。SRAM在发射前出现故障的概率极低，生产缺陷造成的失效极低。因此SRAM在轨失效模式的研究重点，在发射环境、空间环境和器件老化造成的失效。
发射环境主要考虑力学和低气压环境，火箭发射过程中的低频振动对器件与电路板的连接造成影响。封装设计不合适，电装存在虚焊，或者没有采取力学加固措施都会造成器件引脚与焊盘脱落、器件引脚与本体脱落等开路的现象，造成某个地址线或者数据线不可用。火箭发射过程中气压由常压迅速变为真空，低气压放电效应也会对器件造成损害。
星箭分离且卫星入轨后，主要考虑空间环境对器件造成的影响。空间环境中单粒子效应是需要重点关注的。高能带电粒子通常会造成存储单元状态翻转，也会存在将某个存储单元损坏的概率，即造成了固定故障或者转换故障。器件老化在存储单元、地址译码电路和读写逻辑电路三部分都会存在，会造成器件性能下降，严重时整个器件失效。综上，SRAM在轨故障模式主要为开路故障、非耦合故障和芯片完全失效。
2 SRAM测试方法和测试算法 SRAM的测试，通常有3种方法，分别是处理器直接访问法、直接存储单元访问法和存储器内建自测试法。其中直接存储单元访问法要求访问存储单元阵列，存储器内建自测试法通常在芯片内设计自测试电路进行测试，这2种方法均不适用于在轨自检。处理器直接访问法用嵌入式微处理器或者FPGA实现存储器测试算法，承担测试矢量的生成及结果读取和判定，与在轨自检的软硬件条件相符，能够高效的达到目的。
SRAM测试算法的基本思想是: 对存储单元进行读写，将读出的内容与最近一次写入的内容比较，当值不一致时表明该存储单元故障。不同的读写方法、不同遍历存储地址的方法构成了不同的测试算法。通常使用算法复杂度和故障覆盖率评价测试算法。这2项指标是相互制约的，当复杂度较低时，测试过程时间短，但不能覆盖所有故障类型; 当复杂度较高时，能覆盖所有故障类型，但耗时长。常见的测试算法包括MSCAN算法、March算法、Checkboard算法、Galloping Pattern算法和Sliding算法。常见故障检测算法对比情况如表 1所示。表中的N为存储器地址长度，其中March算法测试复杂度适中、故障覆盖率较高被广泛应用，并衍生出MATS算法、March C算法及March C+算法等被广泛应用于存储器测试领域。
表 1 故障检测算法对比 Table 1 Comparison among fault detection methods
| 算法 | 测试复杂程度 | 故障检出率/% |
| MSCAN | 4N | 47 |
| March | 10N~26N | 90 |
| Checkboard | 12N | 80 |
| Galloping Pattern | 2N2+N | 65 |
| Sliding | 2N2 | 70 |
表选项
March算法基本原理为建立有限的状态机，对SRAM所有单元逐一进行读或者写的操作，通过不断的、多次对每个单元进行读写操作，可检测出较多的故障类型。不同版本的March算法本质上是状态机不同。为了方便描述算法，定义操作符号及含义如下：
1) ↑表示按地址升序操作存储器，例如从地址0000H依次加1操作到FFFFH。
2) ↓表示按地址降序操作存储器，例如从地址FFFFH依次减1操作到0000H。
3) ‖表示任意顺序操作，升序降序均可。
4) W0、W1分别表示写0或者写1操作。
5) R0、R1分别表示读出结果为0或1。
典型的March算法用符号表示如图 4所示。由图可知，该算法通过写0读0和写1读1，按照升序和降序遍历每个存储地址，实现存储器测试。该方法复杂度为10N，以位(bit)为单元检测可以检测出所有非耦合故障和大部分耦合故障。对于在轨故障的检出，该方案存在2点不足：按字节写全1或者全0，忽略了字节内的反码耦合故障; 升序和降序对于在轨SRAM的主要故障类型效果重合。基于此，适用于在轨自检的改进型算法如图 5所示。
 |
| 图 4 March算法 Fig. 4 Schematic diagram of March algorithm |
| 图选项 |
 |
| 图 5 改进型测试算法 Fig. 5 Schematic diagram of improved test algorithm |
| 图选项 |
由图可知，算法共5步，先写0操作，然后读0写FFH，接下来读FFH写55H，再次读55写AA，最后读AA写0恢复原状态。
以8 K×8 bit存储器为例描述如下：
1) 将所有地址的存储单元清0，从地址0000H按升序写0。
2) 从地址0000H进行读操作，判断结果是否为00H，判断完成后(不管是否正确)对该地址数据写FFH。按照同样的方式从地址0001H进行读、判断和写操作，以此类推至地址FFFFH。
3) 从地址FFFFH进行读操作，判断结果是否为FFH，判断完成后(不管是否正确)对该地址数据写55H。按照同样的方式从地址FFFEH进行读、判断和写操作，以此类推至地址0000H。
4) 从地址0000H进行读操作，判断结果是否为55H，判断完成后(不管是否正确)对该地址数据写AAH。按照同样的方式从地址0001H进行读、判断和写操作，以此类推至地址FFFFH。
5) 从地址FFFFH进行读操作，判断结果是否为AAH，判断完成后(不管是否正确)对该地址数据写0，恢复上电默认值。按照同样的方式从地址FFFEH进行读、判断和写操作，以此类推至地址0000H。
3 改进型测试算法的分析和评价 用测试算法复杂度和在轨主要故障覆盖率评价测试算法。
3.1 开路故障的检出 对于开路故障分为地址线总线开路和数据总线开路2类。另外控制总线开路、电源和地引脚开路可以等效于芯片失效。
当地址总线开路时，会在算法第2步(读00H写FFH)的操作检出，由于地址总线开路，开路的地址信号会出现一固定电平(0或1)，造成访问地址重合，之前被写为FFH的地址被读0判错，从而检出错误。以8 K×8 bit存储器为例，假设地址总线最高位开路，则对地址FFFFH访问和对7FFFH访问均指向同一片存储空间，在对地址7FFFH完成读0写FFH的操作后，对FFFFH进行读00H时，读出结果为FFH，与预期不一致，检出开路错误。
当数据总线开路时，会在算法第2步或者第3步检出。数据总线开路，写入的数据与预期不符，造成读操作的结果也会与预期不符。
3.2 非耦合故障和完全失效故障的检出 非耦合故障会在算法第2步读0或者第3步读FFH的操作中检出。固定故障的存储单元不随写入值变化而变化，因此会在读操作时得到与预期不符的值，从而检出错误。转换故障在读0或者读FFH时故障单元存在输出与预期一致值的情况，但不可能同时满足读0正确且读FFH正确，因此也可以检出。
器件完全失效会在算法第2步读0操作检出，此时器件所有存储单元不会全为0。
3.3 耦合故障的检出 算法的前3步基本上可以检出主要的在轨故障模式，在时间资源、程序存储器空间资源充裕的前提下，建议将算法后2步的操作也设计进入自检程序中，进行初步的耦合故障检出。该算法可以检出字节内每位(bit)，以及字节自检是否存在耦合故障。
对于字节内耦合故障，算法第4步中读55H操作和第5步读AAH操作可以检出。55H和AAH相邻位不一致，通过读操作时发现读出值与预期值不符即可检出耦合故障。
对于字节间的耦合故障，算法第2步读0和第3步读FFH操作可以检出，此时对当前存储字节写操作造成其他存储单元变化，读出值与预期不符。第4步读55H和第5步读AAH也能起到再次复核的工作。
经过以上分析，改进型的测试算法可以覆盖SRAM在轨主要故障模式，还能检出部分耦合错误。另外，该复杂度为9N，当仅使用前3步时复杂度进一步减少至5N，与传统算法相比具有优势。
4 改进型测试算法的设计与实现 SRAM自检，通常发生在星载电子设备的初始化过程中。由微处理器或者FPGA完成测试矢量的生成及结果读取和判定。以微处理器为例，SRAM的自检过程实际上是在初始化过程中运行一段自检函数，并将返回测试结果。
以8 K×8 bit存储器为例，函数设计说明如表 2所示。表中的“处理”按照前文中图 5的流程进行，对于输出数据，当测试结果为芯片正常时，其他输出参数可以忽略。表中示例为资源最省的设计，仅记录了第1个被检出故障的地址、所在算法的位置和读出的实际内容。
表 2 自检函数设计说明 Table 2 Design description of self-test function
| 项目 | 说明 |
| 功能描述 | 根据改进型自检算法，按照特定的地址顺序对SRAM存储器进行读或者写操作，并判断符合预期 |
| 输入数据 | 无 |
| 处理 | 1) 对地址0000H写0，地址加1，对地址0001H写0，以此类推，直到对FFFFH写0 2)从地址0000H读入数据，如果为0，表明正常，参数“测试结果”设置为55H，如果不为0，则参数“测试结果”设置为AA，并将地址0000H放入参数“故障的存储单元的地址”，参数“检出故障时测试算法位置”设置为2，参数“读出故障内容”参数填入实际读出值，程序终止并返回。对0000H的数据处理完成后，对该地址写入FFH。从地址0001H读入数据，按照同样方法进行判断和写入，直到地址FFFFH 3)从地址FFFFH读入数据，按照步骤2方法判断是否为FFH，进行相应处理后写入55H，按照降序直到对地址0000H进行判断和写入 4)从地址0000H读入数据，按照步骤2方法判断是否为55H，进行相应处理后写入AAH，按照升序到对地址FFFFH进行判断和写入 5)从地址FFFFH读入数据，按照步骤2方法判断是否为AAH，进行相应处理后对该地址写入0，按照升序直到对地址0000H进行判断和写入 |
| 输出数据 | 1) 测试结果，1字节，55表示芯片正常，AA表示存在故障 2)故障存储单元的地址，2字节 3) 检出故障时测试算法的位置，1字节 4)故障读出内容，1字节 |
表选项
在输出的数据中，算法所在位置取值2~5，表示每一个步骤的序号，例如取值为3表示RFFH操作后读出内容不为FFH。第1步只有写操作，无法进行判断，因此参数取值1无效。
由函数输出的结果，结合前文故障检出的分析，可以初步定位故障类型。当资源充足时，可以设置多个地址、位置的存储组合，用于更全面的反映测试结果，更有利于定位故障原因。
需要补充说明的是，在软件的实际编码时，对于存放测试结果的变量及其他中间变量，需要显式的声明这类变量使用处理器片内存储器，不允许放在片外SRAM中，否则程序出现故障。对于FPGA应使用片内寄存器资源。
5 实验情况及结果分析 针对改进型SRAM测试算法，利用8032单片机的仿真系统开展实验和验证工作。8032单片机广泛应用在星载控温仪等对计算能力和处理速度要求不高的场合，且片内存储器资源较少，通常需要扩展SRAM，因此利用8032单片机进行测试算法的验证具有很强的实用性。
实验使用8032的集成开发工具keil uVersion3中内置软件仿真器进行。实验原理是利用仿真器可以修改片外SRAM数据的特点，利用程序运行的断点手动修改片外SRAM的内容，进行人工造错，检查软件和算法是否能够正确检出。仿真器主要设置参数如表 3所示。
表 3 仿真器设置 Table 3 Simulator setting
| 参数 | 设置值 |
| 器件型号 | 80C32E |
| 晶振频率 | 12 MHz |
| 内存模式 | 片外64 KB存储器 |
| 程序存储器模式 | 64 KB程序存储器 |
| 调试模式 | 使用内置仿真器 |
表选项
开始实验时，根据测试需求在算法步骤执行过程中设置断点，并修改片外SRAM存储空间的数值，检查测试结果是否符合预期。测试用例如表 4所示。
表 4 测试用例 Table 4 Test cases
| 故障名称 | 造错方法 | 预期结果 | 实测结果 |
| 开路故障 | 改进型SRAM测试算法第2步在对地址7FFFH写FFH完成后，将地址FFFFH内容修改为FFH | 测试结果为AAH故障地址FFFFH故障步骤02H读出内容为FFH | 程序在第2步对地址FFFFH读0时报错并返回，返回的4个参数与预期结果一致 |
| 固定故障 | 算法第1步完成后，将地址1234H内容修改为01H | 测试结果为AAH故障地址1234H故障步骤02H读出内容为01H | 程序在第2步对地址1234H读0时报错并返回，返回的4个参数与预期结果一致 |
| 转换故障 | 算法第2步完成后，将地址4321H内容修改为00H | 测试结果为AAH故障地址4321H故障步骤03H读出内容为00H | 程序在第3步对地址4321H读FFH时报错并返回，返回的4个参数与预期结果一致 |
| 完全故障 | 算法第1步完成后，将地址0000H内容修改为FFH | 测试结果为AAH故障地址0000H故障步骤02H读出内容为FFH | 程序在第2步对地址0000H读0时报错并返回，返回的4个参数与预期结果一致 |
| 反码耦合故障 | 算法第3步完成后，将地址4567H内容修改为AAH | 测试结果为AAH故障地址4567H故障步骤04H读出内容为AAH | 程序在第4步对地址4567H读55H时报错并返回，返回的4个参数与预期结果一致 |
| 无故障 | 不进行造错 | 测试结果为55H故障地址、故障步骤、错误内容均为初始值0 | 程序执行完毕，返回的4个参数与预期结果一致 |
表选项
在遍历所有的测试用例后，结果表明，实测结果与预期一致，所有测试用例均顺利执行，执行率为100%，6个实测结果与预期结果一致，测试通过率100%，测试算法能够检出对应的故障。该算法共计5个步骤，读写共计9次，复杂度为9N。本文改进算法对于被测64 KB存储器N为64 000，复杂度为576 000。优于传统的复杂度为10N的March算法。
6 结束语 针对SRAM自检的需求，结合SRAM在轨主要故障模式，对经典的March算法进行了改进。在星载电子设备资源有限的情况下提升了测试效率，同时保证了测试故障的覆盖率。使用8032单片机集成开发环境对改进的算法进行了初步的验证，结果表明与预期相符。
后续的研究重点，应针对SRAM在轨故障模式，深入分析机理、跟踪测试算法的最新进展，以期望进一步提高测试效率和故障模式覆盖率。
参考文献
| [1] | 邢琰, 吴宏鑫, 王晓磊, 等. 航天器故障诊断与容错控制技术综述[J]. 宇航学报, 2003, 24(3): 221-226. XING Y, WU H X, WANG X L, et al. Survey of fault diagnosis and fault-tolerance control technology for spacecraft[J]. Journal of Astronautics, 2003, 24(3): 221-226. DOI:10.3321/j.issn:1000-1328.2003.03.001 (in Chinese) |
| [2] | 宋征宇. 运载火箭远程故障诊断技术综述[J]. 宇航学报, 2016, 37(2): 135-144. SONG Z Y. The survey of launch vehicle long distance fault diagnosis technique[J]. Journal of Astronautics, 2016, 37(2): 135-144. DOI:10.3873/j.issn.1000-1328.2016.02.001 (in Chinese) |
| [3] | 余丹, 马世龙, 李先军, 等. 航天器自动化测试语言研究[J]. 航空学报, 2010, 31(2): 290-300. YU D, MA S L, LI X J, et al. A survey of test languages for spacecraft automatic test[J]. Acta Aeronautica et Astronautica Sinica, 2010, 31(2): 290-300. (in Chinese) |
| [4] | 李洁, 沈士团, 孙宝江, 等. 航电设备故障诊断中的决策算法[J]. 北京航空航天大学学报, 2007, 33(6): 677-681. LI J, SHEN S T, SUN B J, et al. Algorithm of decision making for avionic device fault diagnosis[J]. Journal of Beijing University of Aeronautics and Astronautics, 2007, 33(6): 677-681. DOI:10.3969/j.issn.1001-5965.2007.06.011 (in Chinese) |
| [5] | 王丽, 施玉霞, 王友人. 一种嵌入式存储器内建自测试电路设计[J]. 计算机测量与控制, 2008, 16(5): 624-262. WANG L, SHI Y X, WANG Y R. Design of embeded memory built-in self-test circuit[J]. Computer Measure and Control, 2008, 16(5): 624-262. (in Chinese) |
| [6] | BENOIT G, JEAN-MICHEL D, LIONEL T, et al. Architecture for highly reliable embedded flash memories[C]//IEEE Design and Diagnostics of Electronic Circuits and Systems. Piscataway: IEEE Press, 2007: 1-6. |
| [7] | VAN D G. Using march test to test SRAMs[J]. IEEE Design & Test of Computers, 1993, 10(1): 8214. |
| [8] | SUNGJU P, DONKYU Y, TAEHYUNG K, et al. Microcode-based memory bist implementing modified march algorithms[J]. Journal of the Korean Physical Society, 2002, 40(4): 749-753. DOI:10.3938/jkps.40.749 |
| [9] | 须自明, 苏彦鹏, 于宗光. 基于March C-算法的SRAM BIST电路的设计[J]. 半导体技术, 2007, 32(3): 245-247. XU Z M, SU Y P, YU Z G. SRAM BIST circuit design based on the march c-algorithm[J]. Semiconductor Technology, 2007, 32(3): 245-247. DOI:10.3969/j.issn.1003-353X.2007.03.017 (in Chinese) |
| [10] | 姜昱光, 韩建伟, 朱翔, 等. SRAM型FPGA单粒子翻转效应加固方法[J]. 北京航空航天大学学报, 2014, 40(8): 1073-1077. JIANG Y G, HAN J W, ZHU X, et al. Single event upset mitigation testing of SRAM-based FPGAs[J]. Journal of Beijing University of Aeronautics and Astronautics, 2014, 40(8): 1073-1077. (in Chinese) |
| [11] | 冯彦君, 华更新, 刘淑芬. 航天电子抗辐射研究综述[J]. 宇航学报, 2007, 28(5): 1071-1080. FENG Y J, HUA G X, LIU S F. Radiation hardness for space electronics[J]. Journal of Astronautics, 2007, 28(5): 1071-1080. DOI:10.3321/j.issn:1000-1328.2007.05.001 (in Chinese) |
| [12] | HUANG P, CHEN S, CHEN J, et al. Simulation study of large-scale charge sharing mitigation using seamless guard band[J]. IEEE Transactions on Device and Materials Reliability, 2017, 17(1): 176-183. DOI:10.1109/TDMR.2016.2527631 |
| [13] | 朱小莉, 陈迪平, 王镇道. SRAM的一种可测性设计[J]. 湖南大学学报(自然科学版), 2003, 30(6): 22-25. ZHU X L, CHEN D P, WANG Z D. A kind of design-for-test for SRAM[J]. Journal of Hunan University (Natural Sciences), 2003, 30(6): 22-25. DOI:10.3321/j.issn:1000-2472.2003.06.007 (in Chinese) |
| [14] | 雷绍充, 邵志标, 梁峰. 超大规模集成电路测试[M]. 北京: 电子工业出版社, 2008. LEI S C, SHAO Z B, LIANG F. Very large scale integration test[M]. Beijing: Publishing House of Electronics Industry, 2008. (in Chinese) |
| [15] | 靖连天, 张伟, 石遂兴, 等. 航天新型复杂器件在装备应用中的风险识别及防控[J]. 质量与可靠性, 2019(6): 36-41. JING L T, ZHANG W, SHI S X, et al. Risk identification and prevention of new space complex components in equipment applications[J]. Quality and Reliability, 2019(6): 36-41. (in Chinese) |
| [16] | 高世伟, 吕江花, 乌尼日其其格, 等. 航天器测试需求描述及其自动生成[J]. 北京航空航天大学学报, 2015, 41(7): 1275-1286. GAO S W, LYU J H, WUNIRI Q Q G, et al. Spacecraft test requirement description and automatic generation method[J]. Journal of Beijing University of Aeronautics and Astronautics, 2015, 41(7): 1275-1286. (in Chinese) |
| [17] | 朴英珲. 基于ECC电路的SRAM自检测修复设计与验证[D]. 哈尔滨: 哈尔滨工业大学, 2019. PIAO Y H. Design and verification of sram self-detection repair based on ecc circuit[D]. Harbin: Harbin Institute of Technology, 2019(in Chinese). |
| [18] | LIU S, XIAO L, LI J, et al. Low redundancy matrix-based codes for adjacent error correction with parity sharing[C]//2017 18th International Symposium on Quality Electronic Design (ISQED). Piscataway: IEEE Press, 2017: 76-80. |
