高性能串行总线IEEE1394 IP核与行为模型设计
| 文献类型 | 学位 |
| 作者 | 胡瑛[1] |
| 机构 | 北京航空航天大学 ↓ |
| 授予学位 | 硕士 |
| 年度 | 2004 |
| 学位授予单位 | 北京航空航天大学 |
| 语言 | 中文 |
| 关键词 | IEEE1394;IP核;行为模型 |
| 摘要 | 国家集成电路产业化的高速发展必须以全面的具有自主知识产权的通用IP核库为基础,高性能的外设接口芯片的IP核则是通用IP核库中不可或缺的一部分.IEEE1394标准作为高性能串行总线未来的发展方向之一成为北京集成电路产业化基地关键技术研究项目之一.在IEEE 1394 IP核研发项目中,作者负责完成IEEE 1394标准链路层IP核的主要部分设计和物理层行为模型的设计.物理层行为模型的设计主要集中在对IEEE 1934协议物理层的深入分析和实现上.原协议物理层在端口数据传输和仲裁等过程中有技术问题,这使得完全按照原协议物理层设计的行为模型无法正常进行数据通信.在明确掌握物理层工作机制和深入分析技术细节后,对原协议物理层进行了修正,在此基础上完成了物理层行为模型的设计.物理层行为模型与链路层行为模型进行了联合仿真测试.物理层行为模型既是链路层IP核仿真测试的底层仿真环境同时也是物理层IP核的明确设计规范.链路层IP核设计主要集中在链路层内部FIFO设计、链路层IP核上层MCU和DM接口设计以及配置寄存器的实现上,所有模块都使用可综合硬件描述语言进行设计.链路层内部FIFO包括ATF(Asynchronous Transmit FIFO)和GRF(General Receive FIFO)两部分.ATF主要用于存储待发异步数据包,GRF主要接收异步数据包.ATF内部存储单位为quadlet,采用4个指针(读指针、数据包读起始指针、写指针以及数据包写起始指针)操作方式设计.GRF内部存储单位为quadlet,采用3个指针(读指针、写指针以及Trailer指针)操作方式设计.MCU接口为频率关系频率关系可变的双时钟设计,链路层内部时钟频率固定为50MHZ,MCU时钟频率允许在8MHZ—60MHZ范围内可变. |
影响因子：
dc:title:高性能串行总线IEEE1394 IP核与行为模型设计
dc:creator:胡瑛
dc:date: publishDate:1753-01-01
dc:type:学位
dc:format: Media：北京航空航天大学
dc:identifier: LnterrelatedLiterature：北京航空航天大学.2004.
dc:identifier:DOI：
dc: identifier:ISBN:
