王海 邮箱：wanghai@uestc.edu.cn
电话：
系别：集成电路与系统系
职称：副教授（副研究员等）
教师个人主页：http://faculty.uestc.edu.cn/wanghai1


教师简介
王海于2012年在美国加州大学河滨分校电子工程系（现电子与计算机工程系）获博士学位（计算机工程专业）。
主要研究领域包括人工智能（AI）辅助芯片设计、芯片设计自动化（EDA），以及计算机设计与优化（Computer Design）。现致力于研究基于人工智能的芯片全自动设计与性能优化技术，特别是暗硅芯片与3D芯片的性能优化技术。主持完成了包括国家自然科学基金在内的多项科研项目，与华为等公司进行产业化合作，科研成果己成功商用并创造大量产值。
已在国际会议与期刊上发表论文40余篇：近年来以第一作者发表CCF A类期刊论文4篇（2篇计算机设计领域顶级期刊 IEEE Transactions on Computers (TC) 论文，2篇芯片设计自动化领域顶级期刊 IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD) 论文），第一作者发表CCF B类论文6篇（均发表于芯片设计自动化领域顶级期刊 ACM Transactions on Design Automation of Electronic Systems (TODAES) 或顶级会议 DATE、ICCAD），CCF C类论文若干，并获得芯片设计自动化重要国际会议 ASP-DAC 2019（CCF C类会议）最佳论文提名。现担任本领域顶级期刊 IEEE TCAD，IEEE TC，ACM TODAES 评审，并多次担任 DATE、ASP-DAC、ISQED 等芯片设计自动化国际顶级或重要会议技术程序委员会（TPC）委员。
详细介绍请见教师个人主页。

教育背景
2007.09－2012.05 美国加州大学河滨分校，计算机工程专业，博士学位
2007.09－2008.12 美国加州大学河滨分校，计算机工程专业，硕士学位
2003.09－2007.06 华中科技大学，电子信息工程专业，学士学位

工作履历
2012.05－今 电子科技大学，任副教授
学术兼职
2013－2016，2019－2020 任亚洲和南太平洋设计自动化会议（ASP-DAC）技术程序委员会委员（TPC member）
2015 任欧洲设计自动化与测试会议（DATE）技术程序委员会委员（TPC member）

荣誉奖励
2019年，亚洲和南太平洋设计自动化会议（ASP-DAC）最佳论文提名（CCF C类会议）

科学研究
研究方向1：基于深度学习的芯片建模与自动优化技术。

本研究利用深度神经网络（包括卷积神经网络（CNN）、长短期记忆网络（LSTM）、回声神经网络（ESN））对芯片进行建模，并使用深度神经网络控制技术对芯片的性能进行实时优化与控制。其中，已研发基于卷积神经网络的三维芯片硅穿孔应力估计与控制技术，以及基于回声神经网络的芯片静态功耗建模与控制技术。本研究方向的多项研究成果已发表于芯片自动化设计领域最顶尖期刊 IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD)。

研究展示：用于三维芯片硅穿孔应力优化的卷积神经网络结构




近期代表论文（*表示直接指导的硕士研究生）：
1. H. Wang, X. Guo*, S. X.-D. Tan, C. Zhang, H. Tang, and Y. Yuan, “Leakage-aware predictive thermal management for multi-core systems using echo state network,” IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, 2019. （CCF A类期刊论文）(pdf)
2. H. Wang, D. Huang*, R. Liu, C. Zhang, H. Tang, and Y. Yuan, “STREAM: Stress and thermal aware reliability management for 3-D ICs,” IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, 2018. （CCF A类期刊论文）(pdf)
3. L. Zhang*, H. Wang, S. X.-D. Tan, "Fast Stress Analysis for Runtime Reliability Enhancement of 3D IC Using Artificial Neural Network", Proc. International Symposium on Quality Electronic Design (ISQED), San Jose, CA, Mar. 2016. (pdf)

研究方向2：众核与暗硅芯片的实时性能优化技术。

本研究对后摩尔时代出现的众核以及暗硅芯片进行设计与运行进行优化，在提高芯片可靠性的同时保障芯片最大运行性能。本研究包括芯片温度稳态与瞬态行为对芯片可靠性影响的分析研究，静态功耗高速分析技术研究，芯片设计过程中对稳态性能进行优化的设计优化方法研究（包括芯片物理热传感器放置方法以及芯片热敏布局方法等），以及芯片运行过程中对瞬态性能进行优化的以动态温度管理技术为代表的在线优化方法研究。本研究方向的两项研究成果发表于计算机设计领域最顶尖期刊 IEEE Transactions on Computers (TC)，一项研究成果获芯片自动化设计重要国际会议 ASP-DAC 2019 最佳论文提名
研究展示：我们提出的GDP方法（贪心动态功耗预算法）能够自动求解出暗硅芯片中性能最高的开启核心（如下图所示），并自动实现睿频技术。
近期代表论文（*表示直接指导的硕士研究生）：
1. H. Wang, D. Tang*, M. Zhang*, S. X.-D. Tan, C. Zhang, H. Tang, and Y. Yuan, “GDP: A greedy based dynamic power budgeting method for multi/many-core systems in dark silicon,” IEEE Trans. on Computers, vol. 68, no. 4, pp. 526-541, April 2019. （CCF A类期刊论文）(pdf)
2. H. Wang, J. Wan*, S. X.-D. Tan, C. Zhang, H. Tang, Y. Yuan, K. Huang, and Z. Zhang, “A fast leakage-aware full-chip transient thermal estimation method,” IEEE Trans. on Computers, vol. 67, no. 5, pp. 617–630, May 2018. （CCF A类期刊论文）(pdf)
3. X. Guo*, H. Wang, C. Zhang, H. Tang, and Y. Yuan, “Leakage-Aware Thermal Management for Multi-Core Systems Using Piecewise Linear Model Based Predictive Control”, Asia and South Pacific Design Automation Conference, 2019. （最佳论文提名，CCF C类会议论文）(pdf)
4. H. Wang, J. Ma*, S. X.-D. Tan, C. Zhang, H. Tang, K. Huang, and Z. Zhang, “Hierarchical dynamic thermal management method for high-performance many-core microprocessors,” ACM Trans. on Design Automation of Electronics Systems, vol. 22, no. 1, pp. 1:1–1:21, July 2016. （CCF B类期刊论文）(pdf)
研究方向3：三维芯片（3D-IC）的建模与性能优化技术。

众核三维芯片（Many-Core 3D IC）是下一代芯片技术。其研发中面临的最主要问题之一便是高集成度所带来的高功率密度与高温度问题。过高的芯片温度将降低芯片可靠性与芯片运行性能，更可能对芯片造成不可逆转的物理损害。本研究致力于研发芯片功耗与温度的快速仿真分析技术。该技术将集成于考虑功耗与温度因素的下一代芯片自动化设计工具中，提高3D IC性能并降低3D IC设计与制造成本。本研究方向的研究成果发表于芯片自动化设计领域最顶尖期刊 IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD) 以及 ACM Transactions on Design Automation of Electronic Systems (TODAES)。

研究展示：考虑三维集成电路温度与应力的综合性能优化技术，能够综合考虑如下图所示的三维集成电路温度与应力分布，并控制各芯片核心处于最大性能状态。


近期代表论文（*表示直接指导的硕士研究生）：
1. H. Wang, D. Huang*, R. Liu, C. Zhang, H. Tang, and Y. Yuan, “STREAM: Stress and thermal aware reliability management for 3-D ICs,” IEEE Trans. on Computer-Aided Design of Integrated Circuits and Systems, 2018. （CCF A类期刊论文）(pdf)
2. L. Zhang*, H. Wang, S. X.-D. Tan, "Fast Stress Analysis for Runtime Reliability Enhancement of 3D IC Using Artificial Neural Network", Proc. International Symposium on Quality Electronic Design (ISQED), San Jose, CA, Mar. 2016. (pdf)
3. H. Wang, S. X.-D. Tan, D. Li, A. Gupta, and Y. Yuan, "Composable Thermal Modeling and Simulation for Architecture-Level Thermal Designs of Multi-core Microprocessors", ACM Transactions on Design Automation of Electronic Systems (TODAES), vol. 18, no. 2, pp. 28:1-28:27, March, 2013. （CCF B类期刊）(pdf)



主讲课程
软件技术基础，本科
集成电路仿真与自动化设计基础（全英文），硕士、博士
电子封装技术（全英文），留学生硕士、博士，与林媛教授合上