更新日期：2018年9月3日
姓 名 贺小勇 性 别 男
出生年月 1976年11月 籍贯 江西永新县
民 族 汉族 政治面貌 党员
最后学历 博士研究生 最后学位 工学博士
技术职称 副教授 导师类别 硕导
行政职务Email eemorrishe@scut.edu.cn
工作单位 电信学院/微电子学院 邮政编码 510640
通讯地址
单位电话


个人简介
贺小勇，男，1976年出生，分别于1997年和2000年从华中理工大学获得工学学士和硕士学位，于2010年从香港中文大学获得博士学位。2000年到2004年期间任职于摩托罗拉苏州设计中心，参与龙珠（Dragon ball）微处理器系列的研制。2009至2012年在富士通半导体香港设计中心工作，任职高级工程师，独立开发了数款模拟与混合信号集成电路IP，其中内置式振荡器IP已经被集成到超过20款微处理器中，如富士通MB9AA30N/130系列；独立开发了内置式振荡器的性能评估系统，包括软件与硬件部分。
2012年底加入华南理工大学电信学院，任职副教授，从事模拟与混合信号集成电路领域的研究与教学工作，在模拟与混合信号集成电路领域共发表论文21篇，其中SCI收录论文6篇（五篇为第一作者或者通讯作者），EI收录论文21篇，主持多项横向科研项目。2017年获广东省教学成果一等奖，排名3/8.
工作经历
2000-2004 Motorola 半导体苏州设计中心 数字设计工程师

2009-2012 Fujitsu 半导体 香港设计中心 高级工程师

2012-现在， 华南理工大学
教育经历
1993-1997 华中理工大学 固体电子系 微电子技术专业 本科
1997-2000 华中科技大学 固体电子系 微电子学与固体电子学 硕士
2004-2009 香港中文大学 电子工程系 博士
研究领域
从事模拟与混合信号集成电路领域的研究与教学工作, 近年侧重于SAR-ADC，oversampling modulator方面的工作，OPEN-RISC-V等方面的工作。
发表论文
1. Zhang Yang, Xiaoyong He, Kong-pang Pun, “An Extremely Linear Multi-level DAC for Continuous-time Delta-Sigma Modulators”, to appear in IEEE Transaction on Circuits and Systems II.
2. Xiaoyong He, Jingcong Wu, Tenghui Lu, Jiatong Li, Zhaoxia Jing， “Power-Stable Code Based DPA-Resistance Method Realizing on AES Cryptographic Circuit”， IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC) , 2017
3. He Xiaoyong, Lu Tenghui, Jing Zhaoxia, “Design of Command Queuing Engine in eMMC5.1 Host System”, IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC) , 2017
4. Xiaoyong He, Peiyu Huang, Zhaohui Wu, Yaofeng Yan, Jianxin Yang and Yanqi Zheng, “Synchronous coarse-fine comparators based zero-current detector for DC-DC converter operating in switching frequency beyond 10 MHz”, IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC) , 2017
5. Jiatong Li, Sébastien Le Nours, Xiaoyong He, Zhaoxia Jing, “A Statistical Characterization Approach to Estimate Software Execution Time in Multiprocessor Systems”, ICITACEE2017
6.K. Xu, M. Cai, E. H. Dagher, B. Xu, W. K. Masenten, H. Ye, M. Huang and X. Y. He, “A 10.2mW Multi-mode Continuous-Time ΔΣ ADC with 70-87dB DR and 0.7-10MHz Bandwidth for TD-SCDMA and LTE Digital Receivers”, Analog Integr Circ Sig Process (2016) pp.395–410. （通讯作者）
7. Xiaoyong He, Junliang He, Min Cai; A Low Power Switching Method with Variable Comparator Reference Voltage and Split Capacitor Array for SAR ADC, IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC) PP.379-382, 2016
8. Xiaoyong He, Hui Yan, Min Cai; A Combined PTS-Companding Scheme for PAPR Reduction in OFDM System, to appear in IEEE 2nd Advanced Information Technology, Electronic and Automation Control Conference 2017
9.Fang Tang, Bo Wang, Amine Bermak, xichuan Zhou, Shengdong Hu, and Xiaoyong He, “A Column-Parallel Inverter-Based Cyclic ADC for CMOS Image Sensor With Capacitance and Clock Scaling”, IEEE Trans. on Electron Devices, Vol. 63. No.1, pp.162-167, Jan 2016
10.Weiguo Zheng, Min Cai, Xiaoyong He, Ken Xu, Zhijian Chen, “Analysis and design of quickly starting crystal oscillator,” Proceedings 2015 11th IEEE International Conference on ASIC, pp.1071-1074, Chengdu China,Nov 3-6, 2015
11.Zhaoxin Xiong, Ming Cai, Xiao-yong He, Yun Yang, “Digital Background Calibration for A 14-bit 100-MS/s Pipelined ADC”, IEICE Transaction on Electronics, vol . E97C, issue 3, pp.207-214, may. 2014 （通讯作者）
12. Hua Bin Zhang, Min Cai, Xiaoyong He*, Haijun Wu, Zhengpin Li and F. Tang, “Broadband and high-K passive balun using 16 sides geometry for silicon-based RFICs”, Electronics Letters, Feb. 2014 Vol. 50 No. 4 pp. 288–289（通讯作者）
13. Zhaoxin Xiong, Ming Cai, Xiao-yong He, “Digital background calibration for A 14-bit 100-MS/s pipelined ADC using signal-dependent dithering,” IEEE International Conference of Electron Devices and Solid-State Circuits (EDSSC),pp1-2, HongKong June 3-5 2013
14. Hua-Bin Zhang Min Cai, Xiao-Yong He, Gui-Hui Chen Hai-Jun Wu, “A High Self-Resonant and Quality Factor Transformer Using Novel Geometry for silicon based RFICs”, IEEE International Conference of Electron Devices and Solid-State Circuits (EDSSC),pp1-2, HongKong June 3-5 2013
15.熊召新，蔡敏，贺小勇, “高速高精度ADC数字后台校准算法”, 华南理工大学学报（自然科学版） vol.41, issue.6 pp.17 -22,June 2013
16.熊召新，蔡敏，贺小勇, “基于比较器抖动的数字后台校准算法”, 华中科技大学学报（自然科学版） vol.41,issue.8 pp.24-29,Aug.2013
17.Xiao-yong He, Kong-pang Pun, Siu-kei Tang, Chiu-sing Choy and Peter Kinget; “A 0.5 V 65.7 dB 1 MHz continuous-time complex delta sigma modulator”, Analog Integrated Circuits and Signal Processing, Volume 66, issue 2, 255-267, Feb 2011
18.Xiao-yong He, Kong-pang Pun, Peter Kinget; “A 0.5-V Wideband Amplifier for a 1-MHz CT Complex Delta Sigma Modulator”, IEEE Trans. Circuits and Systems II - Express Briefs, vol. 56, no.11, pp. 805-809, November, 2009
19.Xiao-yong He, Kong-pang Pun, Peter Kinget; “Dynamic common-mode level shifting technique for ultra-low-voltage CT delta–sigma modulators employing return-to-open DAC”, Electronics Letters, September, 2007, issue 20,Vol. 43 No. pp.1071-1073. Sept.27-2007
20.Xiao-Yong HE, Kong-Pang PUN, Chiu-Sing CHOY and Cheong-Fat CHAN; “A O.5V Fully Differential OTA with Local Common Feedback”, IEEE International Symposium on Circuits and Systems, May 21-24,pp.1559-1562, Kos, 2006.
21.Yan Chen, Xiao-Yong He, Kong-pang Pun; “A 0.5V amplifier with adaptive CMFB compensation for a 2-1 cascade CT Delta Sigma modulator ”, Electron Devices and Solid-State Circuits (EDSSC), IEEE International Conference of, pp.1-4, Dec15-17, 2010
22.Linfu Xiao, Evangeline F.Y. Young, Xiaoyong He and K.P. Pun, "Practical Placement and Routing Techniques for Analog Circuit Designs", Proceedings IEEE International Conference on Computer-Aided Design, (ICCAD 2010),pp.675-679, San-Jose.Nov.7-11,2010
出版专著和教材
1. “电路与电子技术”，中国电力出版社，电气工程基础双语教材 作者排名：3/4 2017年第一次出版
科研创新
专利：
1.谢植淮；贺小勇；王伟丞；禹淇缤. 一种无线WIFI鼠标 2015.01，中国实用新型，授权专利号：ZL2015 2 **.3
2.贺小勇;何俊良;蔡敏;陈冽; 具有温度补偿特性的光频率转换装置、方法及血氧仪 申请日期：2015.06.26 发明专利授权号：ZL **1.2
3.贺小勇;吴青华;何俊良;李梦诗;蔡敏; 一种高电源抑制比的带隙基准电压源 申请日期：2015.06.26 发明专利授权号 ZL **3.6
4.贺小勇 吴镜聪 荆朝霞；一种采用时钟乱序技术和混沌触发器的抗DPA攻击方法 申请号**8.1 申请日期 2017.11.21
5.贺小勇 吴镜聪 荆朝霞；一种实现在AES电路中基于功耗均衡编码的抗DPA攻击方法 申请号：**5.6，申请日期 2017.10.13
6.贺小勇 卢腾辉 荆朝霞； 一种并行实现多个eMMC主机接口命令排队功能的装置及方法 申请号：**2.9，申请日期 2017.9.22
7.贺小勇，李佳桐，荆朝霞；一种基于伴随程序组的共享内存对程序执行时间影响的评估方法 申请号：**0.6，申请日期：2017.10.9
8.贺小勇，吴永科，蔡敏，荆朝霞；HEVC帧内CU划分和PU预测模式选择方法及系统 申请号：**4.9，申请日期：2017.12.29
指导学生情况
已经毕业学生
1. 燕慧， 中国移动深圳分公司，2017
2. 何俊良， 广州润芯技术有限公司 2017
3. 卢腾飞 深圳华为海思半导体有限公司 2018
4. 吴泳科 深圳华为海思半导体有限公司 2018
5. 吴镜聪 深圳华为海思半导体有限公司 2018
6. 黄培裕 新思科技（Synopsys） 武汉分公司 2018
7. 李佳桐 新思科技（Synopsys） 武汉分公司 2018