基本信息
殷华湘男博导中国科学院微电子研究所 研究员
中科院“****”优秀
微电子所先导中心和院重点实验室副主任
联系电话：
电子邮件： yinhuaxiang@ime.ac.cn
通信地址： 北京市朝阳区北土城西路3号
邮政编码： 100029

部门/实验室：先导中心
研究领域1. 高级纳米CMOS器件
2. 集成电路先进工艺技术
3. 低维纳米材料与器件
4. 信息显示功能器件
5. 先进半导体辐射探测器

招生信息每年招收博士、硕士研究生2-5名，以博士研究生为主

招生专业080903-微电子学与固体电子学
080901-物理电子学
085209-集成电路工程

招生方向集成电路先导工艺技术
半导体器件
物联网与传感器技术


教育背景2000-03--2003-03中国科学院微电子研究所博士学位
1996-09--1999-07中国科学院微电子研究所硕士学位
1992-09--1996-07天津大学学士学位

学历博士研究生

学位工学博士

工作经历2003－2010年期间在韩国三星电子（集团）中央研究所——综合技术院任高级研究员；2010年至今在中国科学院微电子研究所任研究员、集成电路先导工艺研究中心及中科院微电子器件和集成技术重点实验室副主任。2011年入选中科院“****”。

工作简历2010-08~现在,中国科学院微电子研究所,研究员
2003-07~2010-07,韩国三星电子（集团）综合技术院,高级研究员

社会兼职

教授课程半导体工艺与制造技术
半导体制造技术


专利与奖励已获得130余项中国、美国、韩国等发明专利授权，其中包括美国专利授权超过30项。获得国家、省部级科研奖励3项。

奖励信息（1） 22-14纳米集成电路器件工艺先导技术, 二等奖, 国家级, 2017
（2） 22纳米集成电路核心工艺技术及应用, 一等奖, 省级, 2016
（3） 极大规模集成电路关键技术研究集体, 一等奖, 院级, 2014

专利成果（ 1 ） 浅沟槽隔离及其形成方法, 发明, 2011, 第 1 作者, 专利号: 0.5
（ 2 ） 平坦化层间电介质的回刻方法, 发明, 2011, 第 2 作者, 专利号: 8.6
（ 3 ） 可调节沟道应力的器件与方法, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/000278
（ 4 ） 半导体器件的制造方法, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/071060
（ 5 ） 可调节沟道应力的器件与方法, 发明, 2010, 第 1 作者, 专利号: 3.X
（ 6 ） SOG与光致抗蚀剂的反应离子刻蚀方法, 发明, 2010, 第 1 作者, 专利号: 5.3
（ 7 ） 层间电介质层的平面化方法, 发明, 2010, 第 1 作者, 专利号: 4.0
（ 8 ） 向沟道中引入应变的方法和使用该…, 发明, 2011, 第 1 作者, 专利号: 8.8
（ 9 ） 半导体器件及制造方法, 发明, 2011, 第 1 作者, 专利号: 6.7
（ 10 ） 层间电介质层的平面化方法, 发明, 2011, 第 1 作者, 专利号: PCT/CN2011/071056
（ 11 ） 半导体器件的制造方法, 发明, 2010, 第 1 作者, 专利号: 9.9
（ 12 ） 一种半导体结构及其制造方法, 发明, 2011, 第 1 作者, 专利号: 9.8
（ 13 ） 牺牲栅去除方法及栅堆叠制作方法, 发明, 2011, 第 2 作者, 专利号: 3.3
（ 14 ） METHOD OF INTRODUCING STRAIN INTO CHANNEL AND DEVICE MANUFACTURED BY USING THE METHOD, 发明, 2014, 第 1 作者, 专利号: US 8,748,272
（ 15 ） Semiconductor Device and Manufacturing Method thereof, 发明, 2015, 第 1 作者, 专利号: US 8,754,482
（ 16 ） SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME, 发明, 2015, 第 1 作者, 专利号: US 8,853,024
（ 17 ） SEMICONDUCTOR DEVICE WITH GATE STACKS HAVING STRESS AND METHOD OF MANUFACTURING THE SAME, 发明, 2015, 第 1 作者, 专利号: US**
（ 18 ） Dual-metal gate CMOS devices and method for manufacturing the same, 发明, 2016, 第 1 作者, 专利号: US9,384,986
（ 19 ） CMOS device with improved accuracy of threshold voltage adjustment and method for manufacturing the same, 发明, 2016, 第 1 作者, 专利号: US9,373,622
（ 20 ） FinFET device and method for manufacturing the same, 发明, 2016, 第 1 作者, 专利号: US9,391,073
（ 21 ） Semiconductor device and method of manufacturing the same, 发明, 2017, 第 1 作者, 专利号: US9,548,387
（ 22 ） 多栅器件的形成方法, 发明, 2017, 第 1 作者, 专利号: ZL8.1
（ 23 ） 半导体器件及其制造方法, 发明, 2017, 第 1 作者, 专利号: ZL5.4
（ 24 ） 半导体器件及其制造方法, 发明, 2017, 第 1 作者, 专利号: ZL3.1


出版信息在国内外知名半导体电子器件杂志（包括EDL、TED、APL等）上发表过60多篇学术论文，SCI他引次数超过600次，半导体电子器件领域顶级国际学术IEDM上发表口头报告4次。

发表论文（1）FinFET With Improved Subthreshold Swing and Drain Current Using 3-nm Ferroelectric Hf0.5Zr0.5O2,IEEE ELECTRON DEVICE LETTERS, VOL. 40, NO. 3, MARCH 2019: 367-370,2019,通讯作者
（2）The Effect of Thermal Treatment Induced Performance Improvement for Charge Trapping Memory with Al2O3/(HfO2)0.9(Al2O3)0.1 /Al2O3 Multilayer Structure,ECS Journal of Solid State Science and Technology, 2018, 7 (12): Q229-Q234,2018,通讯作者
（3）Comparative Investigation of Flat-Band Voltage Modulation by Nitrogen Plasma Treatment for Advanced HKMG Technology,ECS Journal of Solid State Science and Technology，2018, 7 (8): Q152-Q158.,2018,通讯作者
（4）Improvement of Operation Characteristics for MONOS Charge Trapping Flash Memory with SiGe Buried Channel,CHINESE PHYSICS LETTERS, 2018, 35 (5): 057302.1-5.,2018,通讯作者
（5）Novel GAA Si Nanowire p-MOSFETs With Excellent Short-Channel Effect Immunity via an Advanced Forming Process,IEEE ELECTRON DEVICE LETTERS, 2018, 39 (4): 464-467.,2018,通讯作者
（6）Investigation for the Feasibility of High-Mobility Channel in 3D NAND Memory,ECS Journal of Solid State Science and Technology, 2018, 7 (5) : Q75-Q79,2018,通讯作者
（7）Performance Enhancement for Charge Trapping Memory by Using Al2O3/HfO2/Al2O3 Tri-Layer High-k Dielectrics and High Work Function Metal Gate,ECS Journal of Solid State Science and Technology, 2018, 7 (6): N91-N95,2018,通讯作者
（8）Improved Operation Characteristics for Nonvolatile Charge-Trapping Memory Capacitors with High-Dielectrics and SiGe Epitaxial Substrates,CHINESE PHYSICS LETTERS, 2017, 34 (9): 097304.1-5,2017,通讯作者
（9）Fabrication and Characterization of p-Channel Charge Trapping Type FOI-FinFET Memory with MAHAS Structure,ECS Journal of Solid State Science and Technology, 2017, 6 (10): Q136-Q142,2017,通讯作者
（10）Study of sigma-shaped source/drain recesses for embedded-SiGe pMOSFETs,Microelectronic Engineering, 2017, 181: 22–28,2017,通讯作者
（11）垂直纳米线晶体管的制备技术,半导体技术,2017,通讯作者
（12）Process optimizations to recessed e-SiGe source/drain for performance enhancement in 22 nm all-last high-k/metal-gate pMOSFETs,Solid-State Electronics, 2016, 123: 38–43,2016,通讯作者
（13）Study of Silicon Pixel Sensor for Synchrotron Radiation Detection,Chinese Physics C,2016,通讯作者
（14）小尺寸器件的金属栅平坦化新技术,真空科学与技术学报,2016,第2作者
（15）Novel 14-nm Scallop-Shaped FinFETs (S-FinFETs) on Bulk-Si Substrate,Nanoscale Research Letters,2015,通讯作者
（16）Gate-All-Around Silicon Nanowire Transistors with Channel-Last Process on Bulk Si Substrate,IEICE Electronics Express,2015,通讯作者
（17）Device parameter optimization for sub-20 nm node HK/MG-last bulk FinFETs,Journal of Semiconductors,2015,通讯作者
（18）单型掺杂柱电极的3D硅像素探测器的器件与制造工艺研究,半导体光电,2015,通讯作者
（19）3D硅基探测器研究现状,电子元件与材料,2015,通讯作者
（20）Self-Aligned Fin-On-Oxide (FOO) FinFETs for Improved SCE Immunity and Multi-VTH Operation on Si Substrate,ECS Solid State Letters,2015,通讯作者
（21）Structure design and film process optimization for metal-gate stress in 20 nm nMOS devices,Journal of Semiconductors,2013,通讯作者
（22）CMP-Less Planarization Technology with SOG/LTO Etchback for Low-Cost High-k/Metal Gate-Last Integration,ECS Journal of Solid State Science and Technology,2013,通讯作者
（23）Low-Temperature-Grown Transition Metal Oxide Based Storage Materials and Oxide Transistors for High-Density Non-volatile Memory,Advanced Functional Materials,2009,第4作者
（24）Double gate GaInZnO thin film transistors,Applied Physics Letters,2008,第2作者
（25）Short Channel Characteristics of Gallium–Indium–Zinc–Oxide Thin Film Transistors for Three-Dimensional Stacking Memory,IEEE Electron Device Letters,2008,第3作者
（26）Program/Erase Characteristics of Amorphous Gallium Indium Zinc Oxide Nonvolatile Memory,IEEE Transactions on Electron Devices,2008,第1作者
（27）Fully transparent nonvolatile memory employing amorphous oxides as charge trap and transistors channel layer,Applied Physics Letters,2008,第1作者
（28）Scalable 3-D Fin-Like Poly-Si TFT and Its Nonvolatile Memory Application,IEEE Transactions on Electron Devices,2008,第1作者

发表著作

科研活动
科研项目（ 1 ） 22纳米关键工艺技术先导研究与平台建设, 参与,国家级,2009-01--2014-04
（ 2 ） 16纳米硅基三维器件复合应变沟道集成, 主持,市地级,2011-01--2014-01
（ 3 ） 集成电路关键技术研究, 主持,部委级,2011-01--2014-01
（ 4 ） 体硅FinFET 与关键工艺研究, 主持,国家级,2013-01--2015-12
（ 5 ） 先进同步辐射探测技术, 参与,部委级,2013-01--2016-12
（ 6 ） 用于同步辐射的硅像素探测器关键技术研究, 主持,国家级,2014-01--2018-12
（ 7 ） 14nm FinFET关键工艺技术优化研究, 主持,院级,2015-01--2018-12
（ 8 ） 半导体二维原子晶体材料的器件构建、集成与性能, 主持,国家级,2016-07--2020-07
（ 9 ） 小像素二维探测器, 参与,国家级,2017-01--2020-12
（ 10 ） 基于多元硅漂移探测器的高效同步辐射荧光谱仪, 主持,部委级,2017-01--2018-12
（ 11 ） 5nm可集成堆叠纳米线环栅器件和新型FinFET及关键工艺, 主持,国家级,2017-01--2020-12

参与会议（1）FOI FinFET with Ultra-low Parasitic Resistance Enabled by Fully Metallic Source and Drain Formation on Isolated Bulk-Fin国际电子器件大会Qingzhu Zhang, Huaxiang Yin*, Jun Luo et al.2016-12-03
（2）Diamond Like Carbon Thin Films with Extremely High Compressive Stress 8-12GPa for Advanced CMOS Strain Engineering国际材料大会（春季）Xiaolong Ma2013-04-09
（3）CMPless Planarization Technology with SOG/LTO Etchback for Low Cost 70nm Gate-Last Process中国国际半导体技术大会Huaxiang Yin, Lingkuan Men, Tao Yang, Gaobo Xu, Qiuxia Xu, Chao Zhao and2011-03-13
（4）High performance low voltage amorphous oxide TFT Enhancement/Depletion inverter through uni-/bi-layer channel hybrid integration国际电子器件大会Huaxiang Yin, Sunil Kim, Jaechul Park, Ihun Song, Sang-Wook Kim, Jihyun Hur, Sungho Park, Sanghun Jeon, Chang Jung Kim2009-12-07
（5）Bootstrapped ring oscillator with propagation delay time below 1.0 nsec/stage by standard 0.5μm bottom-gate amorphous Ga2O3-In2O3-ZnO TFT technology国际电子器件大会Huaxiang Yin, Sunil Kim, Chang Jung Kim, Jae Chul Park, Ihun Song, Sang-Wook Kim, Sung-Hoon Lee, Youngsoo Park, 2008-12-15


合作情况
项目协作单位

指导学生已指导学生
徐唯佳硕士研究生085209-集成电路工程
明希硕士研究生085208-电子与通信工程
杨君硕士研究生085209-集成电路工程
马小龙博士研究生080903-微电子学与固体电子学
现指导学生
洪培真博士研究生080903-微电子学与固体电子学
侯朝昭博士研究生080903-微电子学与固体电子学
姚佳欣博士研究生080903-微电子学与固体电子学
陈笑然博士研究生080903-微电子学与固体电子学
秦长亮博士研究生080903-微电子学与固体电子学
陶桂龙硕士研究生085209-集成电路工程
顾杰硕士研究生080903-微电子学与固体电子学