铜互连中的阻挡层必须能够有效地阻止铜扩散。一个良好的阻挡层必须具备以下条件:①阻挡层对于被阻挡物质具有良好的热稳定性和黏附性; ②阻挡层电阻较小，且与被阻挡物质的接触电阻也较小; ③阻挡层具有均一性，即厚度与结构基本保持一致。然而，目前在芯片后段的金属层互连线制造小线宽工艺产品线上，由于其线宽仅为20 nm级，但其传输速度的目标值为2.4 Gbit/s，这必然会引起电流密度增大，在这种趋势下，金属层间的介质会发生漏电问题，从而造成产品失效，严重影响晶圆的可靠性和产品的良率。
本文针对金属层上小线宽铜金属互连线扩散阻挡层系统进行分析研究，通过优化铜扩散阻挡层，包括钽阻挡层厚度和氮化硅阻挡层黏附性，解决后段互连铜扩散导致的击穿电压初始失效问题。
1 铜互连线缩小对扩散阻挡层的影响 1.1 铜互连线制备工艺 在集成电路深亚微米制造工艺中，有2种方式能够获得20 nm或者更小的特征尺寸:①在现有的193 nm浸入式光刻技术的基础上结合图形技术，使得金属线获得更小的线宽，在多种图形技术中，自对准图形技术[7-8]可以使金属线获得更好的均匀性和线宽粗糙度，更多地应用于芯片制造中; ②使用先进的极紫外光刻技术[9-10]，极紫外光刻技术完全解决了现有光刻技术由于光线衍射带来的图形形变的弊端，虽然极紫外光刻技术能够获得分辨率更好的小线宽互连线，但由于极紫外光刻设备的高额费用使其很难用于制造工厂的大规模生产上。
实验采用自对准双重图形(Self-Aligned Double Pattern，SADP)技术获得小线宽金属线。SADP又叫做侧墙工艺，即第一次光刻后形成核心图形，刻蚀后在核心图形两侧淀积形成侧墙，去除核心图形保留侧墙，再以侧墙为掩膜进行刻蚀形成最终图形。整个曝光工艺理论上只有一次光刻，后续工艺包括淀积、刻蚀和化学机械研磨(CMP)。SADP的工艺流程如图 1所示。SADP技术[11]规避了光刻-刻蚀-光刻-刻蚀(Litho-Etch-Litho-Etch, LE-LE)和光刻-光刻-刻蚀(Litho-Litho-Etch，LLE)技术存在的上下层对准问题，获得线宽更加均匀的同时也使得上下层对准更加准确[12]。
 |
| 图 1 SADP工艺简化流程 Fig. 1 Simplified process of SADP |
| 图选项 |
1.2 针对小线宽铜互连线的扩散阻挡层 铜原子的高迁移特性使其极易氧化与介质材料发生反应，在化学电镀铜形成连线之前需要一层扩散阻挡层结构，阻挡铜扩散，降低金属线失效问题。被扩散阻挡层包封的铜连线的尺寸和电阻都会增加。假设互连材料电阻率为ρ，扩散阻挡层材料电阻率为ρb，互连线长L，宽W，高H，扩散阻挡层厚度为b，除去扩散阻挡层，互连线自身电阻为R[5]。
 |
当互连线覆以扩散阻挡层时，互连体系电阻变为Rb。
 |
化简得
 | (1) |
由式(1)看出，ρb和b的增加将导致电阻Rb的增大，因此为了降低互连体系的电阻，扩散阻挡层的电阻率和厚度应该尽可能得低。
国内外多种研究证明，氮化钽/钽(TaN/Ta)阻挡层结构是能够有效阻挡铜扩散，同时获得尽可能小的互连体系电阻的最好选择[5]。但是随着互连技术的不断发展，对于越来越小的金属线而言，氮化钽/钽组合阻挡层模式无法适应极小的线宽体系，在仅有十几纳米的线宽内，无法容纳几纳米的阻挡层。本文在不增加新工艺、额外成本和后续工艺操作的基础上，不舍弃钽为阻挡层主要材料的前提下，放弃电阻率较高的氮化钽，仅留下钽完成对铜扩散的阻挡。钽阻挡层沉积工艺采用的是反溅射物理气相沉积[13](Physical Vapor Deposition，PVD)，同时使用回流工艺均匀薄膜厚度。
1.3 氮化硅沉积工艺 在金属互连体系中，整个金属线侧壁和底部包裹着钽阻挡层，金属线上部CMP后沉积一层覆盖层来完成对铜扩散的阻挡，经刻蚀后，铜金属层与上下通孔层相连。通常采用氮化硅作为覆盖层的主要材料。在电迁移测试中，阻挡层和种子层界面是最为薄弱的环节，因为界面铜的活化能较低，容易形成铜原子的快速扩展通道，氮化硅阻挡层和钽阻挡层间需要紧密连接，一旦出现间隙，铜原子(离子)就会沿界面扩散，导致铜线连接引起器件失效。
铜原子(离子)在含氧化合物中能够迅速扩散。CMP后铜线暴露在含氧环境中，极易被氧化成氧化铜。氧化铜在等离子体的轰击下会产生铜离子在介质层中扩散，同时污染氮化硅和电介质的界面造成铜线间导通，引起器件失效。所以在沉积阻挡层氮化硅前，需要彻底清除氧化铜。另外，氧化物的存在会降低薄膜的黏附性。当铜表面被氧化时，薄膜黏附性下降，进而降低界面的扩散阻挡能力[14]。在铜扩散简化后的简易计算模式里，界面阻挡能ΔGm可以近似地与界面黏附力做功γ成正比:ΔGm=αγ, α为一个小于1的常数，与原子当前位置有关。由此可见，氮化硅的黏附能力对铜扩散的阻挡有着至关重要的影响。在芯片制造生产上，每道工艺之间有着严格的时间限制，铜化学机械抛光后的工艺等待时间会直接影响氮化硅薄膜的黏附性，过长的等待时间会使膜的黏附性变差，对铜的阻挡能力产生影响[15]。
2 扩散阻挡层工艺问题及优化方法 2.1 钽阻挡层工艺优化 本文做了一组实验来检测不同的钽阻挡层厚度对铜扩散的阻挡能力，以及其对互连体系的影响。本组实验采用SADP技术完成对金属线的刻蚀，对线槽清洗后完成钽阻挡层的反溅射沉积，时间控制阻挡层的厚度，随后进行金属铜填充。为了获得密度较好的铜线和较平整的平面，金属铜的填充是过量的，随后进行CMP将平面磨平便于沉积氮化硅阻挡层，金属层工艺结束后进行通孔层槽孔的刻蚀。鉴于极小的金属线宽和互连系统电阻的考量，金属阻挡层要尽可能得薄以获得较小的互连体系电阻，从而钽阻挡层的厚度不宜过大。实验分别选取a1、a2、a3的钽阻挡层厚度为实验变量，从a1到a3依次增加2个单位厚度，单位为?。晶圆编号分别记为S1、S2、S3。分别从晶圆击穿电压、电阻2个方向进行对比分析。
2.2 氮化硅阻挡层沉积工艺优化 依据表 1所示的AMAT BMK手册中氮化硅的沉积程式，氮化硅薄膜沉积主要有5个步骤:①气压稳定，通入氨气和氮气达到所需气压; ②氨气预处理，主要目的是利用氨气和氮气生成的等离子体去除铜互连线表面氧化铜; ③预沉积，在晶圆表面沉积一层很薄的氮化硅薄膜; ④主沉积; ⑤气体抽离，将反应腔体内残余的气体经真空泵抽离。由沉积步骤可知，氨气预处理与预沉积会直接影响沉积后氮化硅薄膜的质量和黏附性。依据表 1中的沉积程式，针对氨气预处理和预沉积阶段氨气流量、时间和加热器高度方面探究其对氮化硅黏附力的影响，利用纳米压痕仪对氮化硅的临界附着力进行测量。
表 1 AMAT BMK手册中的氮化硅沉积程式 Table 1 Recipe of silicon nitride in AMAT BMK's handbook
| 参数 | 气压稳定阶段 | 氨气预处理阶段 | 预沉积阶段 | 主沉积阶段 | 气体抽离阶段 |
| 反应腔 | 全部 | 全部 | 全部 | 全部 | 全部 |
| 结束控制 | 时间截至 | 时间截至 | 时间截至 | 时间截至 | 时间截至 |
| 最大反应时间/s | 7 | 15 | 3 | 待定 | 10 |
| 结束点选择 | 无 | 无 | 无 | 无 | 无 |
| 气压/torr | 4.2 | 4.2 | 4.2 | 4.2 | TF0° |
| 高频射频功率/W | 0 | 150 | 440 | 440 | 0 |
| 加热器温度/℃ | 350 | 350 | 350 | 350 | 350 |
| 加热器温度预设/mW | 0 | 0 | 0 | 0 | 0 |
| 加热器高度/mil | 350 | 350 | 490 | 490 | 升起 |
| 气体名称 | NH3 | NH3 | SiH4 | SiH4 | SiH4 |
| 气体流量/sccm | 75 | 75 | 75 | 205 | -2e |
| 气体名称 | N2 | N2 | NH3 | NH3 | NH3 |
| 气体流量/sccm | 5 000 | 5 000 | 65 | 65 | -2e |
| 气体名称 | N2 | N2 | N2 | ||
| 气体流量/sccm | 5 000 | 5 000 | -2e | ||
| 注:sccm为标准公升每分钟流量值; torr为压力单位，l torr=1.333 22×102 Pa; mil为体积单位, 1 mil=10-3 L。 | |||||
表选项
六片晶圆的实验配置如表 2所示。氨气的流量从f1到f3，时间从t1到t2，加热器高度从H1到H2都是依次增大的。S4号和S5号晶圆依据表 1中AMAT BMK氮化硅的沉积程式步骤完成氮化硅的沉积，预沉积阶段S5号晶圆氨气流量高于S4号晶圆; S6号、S7号、S8号晶圆在预沉积阶段后增加过渡阶段，过渡阶段的沉积程式更接近于主沉积程式配比。S6号、S7号、S8号3组实验对比验证不同阶段氨气流量对于薄膜黏附性的影响。同时过渡阶段将加热器高度从H1调节为H2，氨气预处理阶段时间较S4、S5号晶圆降低2 s，预沉积阶段时间S8号晶圆与S4、S5号晶圆保持一致，S6号、S7号晶圆增加1 s，过渡阶段的时间均为t+1 s。S6号晶圆氨气流量一致维持f1，S7号晶圆氨气流量则为f2，S8号晶圆在最后过渡阶段将氨气浓度调节为f3，预沉积阶段的硅烷流量保持一致。在S9号晶圆上，将氨气预处理阶段与预沉积阶段合并，氨气流量为f1，加热器高度定位H2，处理总时间与之前实验总时间保持一致。所有晶圆中，仅S6号、S7号晶圆在总处理时间上多出1 s，探究预沉积阶段氨气的流量对氮化硅附着力的影响。
表 2 六片晶圆实验配置 Table 2 Experimental configuration of six wafers
| 晶圆编号 | 气压稳定阶段 | 氨气预处理阶段 | 预沉积阶段 | 增加过渡阶段 | 总时间/s | ||||||||||
| NH3流量/sccm | 时间/s | NH3流量/sccm | 时间/s | 加热器高度/mil | NH3流量/sccm | 时间/s | 加热器高度/mil | NH3流量/sccm | 时间/s | 加热器高度/mil | |||||
| S4 | f2 | A | f2 | t2+2 | H1 | f2 | t1 | H1 | t+A | ||||||
| S5 | f2 | A | f2 | t2+2 | H1 | f3 | t1 | H1 | t+A | ||||||
| S6 | f1 | A | f1 | t2 | H1 | f1 | t1+1 | H1 | f1 | t1 | H2 | t+A+1 | |||
| S7 | f2 | A | f2 | t2 | H1 | f2 | t1+1 | H1 | f2 | t1 | H2 | t+A+1 | |||
| S8 | f2 | A | f2 | t2 | H1 | f2 | t1 | H1 | f3 | t1 | H2 | t+A | |||
| S9 | f1 | A | 氨气预处理和预沉积合并 | f1 | t | H2 | t+A | ||||||||
表选项
3 工艺优化结果分析 3.1 互连体系电阻及击穿电压分析 根据互连电阻式(1)可以看出，随着钽阻挡层厚度的增加，互连体系的电阻变大。实验1中3组不同钽阻挡层厚度电阻测量结果如图 2(a)所示，结果显示不同钽阻挡层厚度时，互连体系电阻明显随之增加而减小。从图 2(b)中3组不同钽阻挡层厚度晶圆击穿电压也可以看出，金属线间击穿电压随着钽阻挡层厚度的增加有降低趋势。不论电阻还是击穿电压都明显表示，钽阻挡层厚度越小，晶圆击穿电压均匀性变得越差，而电阻变得越大，与公式推论相悖。
 |
| 图 2 不同钽阻挡层厚度互连体系电阻和击穿电压累积分布 Fig. 2 Resistance of interconnect systems and breakdown voltage accumulation distribution with different Ta thickness |
| 图选项 |
此外实验过程还发现，过薄的阻挡层在铜的阻挡上存在风险。由于线槽宽度窄，深宽比较大，钽阻挡层沉积过程不可避免出现线槽的中间部分薄两端厚的现象，如图 3(a)所示铜金属线横向TEM(Transmission Electron Microscop)图，金属线槽呈上宽下窄，钽阻挡层中间部分厚度最小。较薄的阻挡层部分会存在铜扩散到介质层中引起击穿电压失效的风险，如图 3(b)所示小线宽金属线上铜元素分析图，图中明显有铜通过阻挡层扩散到金属介质层中。线槽的两端钽阻挡层厚度较厚，中间部分会是整个阻挡层的最薄弱部分，一旦厚度过低，铜就会扩散进入介质层。
 |
| 图 3 铜金属线TEM示意图及其铜元素分析图 Fig. 3 TEM of copper wire and copper element analysis |
| 图选项 |
图 4给出了S1电阻与击穿电压的晶圆分布。图中:网格表示整片晶圆上75个测试点的测试结果，颜色越深代表数值越大。图 4所示的电阻和金属线间击穿电压均显示晶圆中心部分比边缘部分数值较小。对于同一片晶圆上出现的电阻和击穿电压的差异，除钽阻挡层厚度沉积不均匀的情况外，还有一个关键的影响因素:CMP。
 |
| 图 4 S1电阻及击穿电压分布趋势 Fig. 4 Resistance distribution trend and VBD distribution trend of S1 |
| 图选项 |
依据第一层金属线(M1 SADP)线间击穿电压的测试方法(见图 5)，相邻两条金属线分别施加高压(V+)和低压(V-)。可以看出，击穿电压的大小与线间距有直接关联，线间距越大，线间击穿电压也应该越大，而线槽上宽下窄的形貌决定化学机械掩膜的程度影响同一片晶圆上击穿电压的大小。由此推断，铜沉积后的CMP工艺对晶圆中心和边缘产生差异，依据电阻的计算公式(1)判断金属线的高度越小，使得互连体系的电阻越大，说明晶圆边缘位置出现CMP过磨现象。
 |
| 图 5 击穿电压测试方法 Fig. 5 Test method of VBD |
| 图选项 |
实验结果与数学模型结果相反的原因是由CMP造成的。为了保证实验变量唯一性，3组晶圆采用相同的CMP程式，由于钽是一种比铜更加坚硬的金属, 相同的CMP过程下，钽阻挡层厚度大的晶圆研磨掉的厚度更小，鉴于金属线槽刻蚀形成类似于倒梯形的形状(见图 3)，磨损的厚度越小金属线宽越大，根据击穿电压测试方法可以看出，金属线间的间隔越小，导致线间击穿电压越小。所以出现钽阻挡层的厚度越大，互连体系电阻越小，击穿电压也降低的现象。
随着金属线宽的不断减小，对钽阻挡层厚度的期望也在减小，芯片厂商希望获得更小的金属线宽以极大地缩小芯片尺寸，但极小的线宽对后段工艺提出了巨大挑战。面对自对准四重图形技术(Self-Aligned Quadruple Pattern，SAQP)技术造就的10 nm级的金属线宽，过度减小的钽阻挡层已经不能完成其阻挡铜扩散的任务，这就需要一种新的阻挡材料和后段沉积工艺。
3.2 薄膜附着力分析 从图 6可以看出，S4与S5氮化硅薄膜的附着力改变并不明显，预沉积阶段氨气流量的增加对薄膜附着力的影响微弱。依据图 6显示的实验结果，过渡阶段的增加明显使氮化硅薄膜的黏附力增强，过渡阶段程式配比越接近于主沉积程式，氨气预处理时间越小，氮化硅薄膜的附着力越好。预沉积阶段氨气通入时间的增加对黏附力的增加影响微弱，但氨气流量对氮化硅质量的提高有着重要的意义，尤其过渡阶段，氨气的流量越接近主沉积程式，氮化硅的附着力越强。通过对S9的对比，氮化硅的沉积程式不同阶段的合并使薄膜的附着力降低，沉积程式分类越明显对薄膜的附着力的提升越有帮助。
 |
| 图 6 六片晶圆中心与边界位置附着力对比 Fig. 6 Center adhesion contrast with edge adhesion of six wafers |
| 图选项 |
4 结束语 随着线宽和线间距的缩小，SADP技术对现有的铜扩散阻挡层工艺产生挑战，针对铜互连线间击穿电压小、初始电压失效、可靠性差的问题，本文对钽阻挡层厚度和氮化硅阻挡层薄膜质量进行研究优化。通过制备不同厚度的钽阻挡层对比分析互连体系电阻和金属线间击穿电压的变化，通过在氨气预处理阶段通入不同流量的氨气、在预沉积阶段改变预沉积时间和增加过渡阶段对氮化硅的黏附性进行分析。实验结果表明，由于硬质钽材料对研磨产生影响，导致互连体系电阻和线间击穿电压随着钽厚度的减小而增加，过薄的阻挡层会导致阻挡性能降低和整体晶圆均一性变差，氨气流量的增加、预沉积时间的减少、过渡阶段的增加均能提高氮化硅的黏附性，提高了阻挡层性能，实现了基于SADP技术的金属互连线阻挡层性能的提升。
参考文献
| [1] | LO C L, CATALANO M, KHOSRAVI A, et al.Enhancing interconnect reliability and performance by converting tantalum to 2D layered tantalum sulfide at low temperature[EB/OL].(2019-01-23)[2019-09-01].https://arxiv.org/abs/1901.08143. |
| [2] | GHORBANI H, ABDOLLAH-ZADEH A, BAGHERI F, et al. Improving the bio-corrosion behavior of AISI316L stainless steel through deposition of Ta-based thin films using PACVD[J]. Applied Surface Science, 2018, 456: 398-402. DOI:10.1016/j.apsusc.2018.06.154 |
| [3] | JANG K T, LEE S Y, NA S K, et al. Electromigration characteristics and morphological evolution of Cu interconnects on CVD Co and Ru liners for 10 nm class VLSI technology[J]. IEEE Electron Device Letters, 2018, 39(7): 1050-1053. DOI:10.1109/LED.2018.2840507 |
| [4] | BUSH J, PALMER X, ASMAR A, et al. Electrotactic migration of chondrocytes in a 3D collagen matrix[J]. Biophysical Journal, 2018, 114(3): 518-519. |
| [5] | OREIFEJ R S, AL-HADDAD R, ZAND R, et al. Survivability modeling and resource planning for self-repairing reconfigurable device fabrics[J]. IEEE Transactions on Cybernetics, 2018, 48(2): 780-792. DOI:10.1109/TCYB.2017.2655878 |
| [6] | 桂鹏, 汪辉. 铜互连氮化硅薄膜沉积技术中电压衰减的研究[J]. 电子与封装, 2011, 11(3): 25-28. GUI P, WANG H. Study on voltage attenuation in copper interconnect silicon nitride thin film deposition[J]. Electronics & Packaging, 2011, 11(3): 25-28. DOI:10.3969/j.issn.1681-1070.2011.03.007 (in Chinese) |
| [7] | CHEN H C, SPOONER T A, STEPHENS J E, et al.Planarity considerations in SADP for advanced BEOL patterning[C]//IEEE International Interconnect Technology Conference.Piscataway: IEEE Press, 2017: 17014575. |
| [8] | SONG Y, KIM S, SHIN Y.Timing-aware wire width optimization for SADP process[C]//Design, Automation & Test in Europe Conference & Exhibition.Piscataway: IEEE Press, 2017: 16881431. |
| [9] | YANG C C, CHEN F, LI B, et al.In-situ metal/dielectric capping process for electromigration enhancement in Cu interconnects[C]// IEEE International Interconnect Technology Conference.Piscataway: IEEE Press, 2012: 12905532. |
| [10] | MA X, WANG Z, CHEN X, et al. Gradient-based source mask optimization for extreme ultraviolet lithography[J]. IEEE Transactions on Computational Imaging, 2019, 5(1): 120-135. DOI:10.1109/TCI.2018.2880342 |
| [11] | SAGI K V, AMANAPU H P, ALETY S R, et al. Potassium permanganate-based slurry to reduce the galvanic corrosion of the Cu/Ru/TiN barrier linear stack during CMP in the BEOL interconnects[J]. ECS Journal of Solid State Science and Technology, 2016, 5: 256-263. DOI:10.1149/2.0141605jss |
| [12] | CHEN Y, CHENG Q, KANG W. Analysis of process characteristics of self-aligned multiple patterning[J]. Microelectronic Engineering, 2012, 98: 184-188. DOI:10.1016/j.mee.2012.07.040 |
| [13] | HAO Z, TAO Z, CHEN H. Revisiting weighted Stego-image Steg analysis for PVD steganography[J]. Multimedia Tools and Applications, 2019, 78: 7479-7497. DOI:10.1007/s11042-018-6473-8 |
| [14] | LLOYD J R, LANE M W, LINIGER E G.Relationship between interfacial adhesion and electromigration in Cu metallization[C]//IEEE International Integrated Reliability Workshop Final Report.Piscataway: IEEE Press, 2003: 7748327. |
| [15] | MARDANI S, NORSTR?M H, SMITH U, et al. Electromigration behavior of Cu metallization interfacing with Ta versus TaN at high temperatures[J]. Journal of Vacuum Science & Technology B, 2016, 34(6): 0606. |
