“e”语言 一种新的高级数字系统验证语言
文献类型 | 期刊 |
作者 | 夏宇闻[1];周文[2] |
机构 | [1]北京航空航天大学,北京航空航天大学, [2]北京航空航天大学,北京航空航天大学, ↓ |
来源信息 | 年:2003期:10页码范围:41-47+31 |
期刊信息 | 中国集成电路ISSN:1681-5289 |
关键词 | 系统验证;数字系统设计;综合器;SystemC;设计自动化;测试向量;VHDL;存储器分配;测试计划;交通流; |
摘要 | 近二十年来,数字设计自动化环境随着设计复杂程度的提高经历了许多个发展阶段。近年来先后出现了"SystemVerilog"、"SystemC"、"e"等语言和行为综合器,它们把高度复杂 SOC 数字系统设计的验证和综合的自动化程度又大大提升了一步。本文综述了这几种高级硬件设计仿真语言,着重介绍"e"语言在验证通信用 SOC 芯片模型性能时的高效率。 |
全文
影响因子:
dc:title:“e”语言 一种新的高级数字系统验证语言
dc:creator:夏宇闻;周文
dc:date: publishDate:2003-10-05
dc:type:期刊
dc:format: Media:中国集成电路
dc:identifier: LnterrelatedLiterature:中国集成电路.2003,41-47+31.
dc:identifier:DOI:
dc: identifier:ISBN:1681-5289