可重构的通用硬线逻辑电路算法验证平台的设计
| 外文标题 | The Design of an Universal Verification Platform for Reconfigurable Hardwired Logic of Algorithm |
| 文献类型 | 期刊 |
| 作者 | 夏宇闻[1];山岗[2] |
| 机构 | [1]北京航空航天大学EDA实验室!北京100083,北京航空航天大学EDA实验室!北京100083 [2]北京航空航天大学EDA实验室!北京100083,北京航空航天大学EDA实验室!北京100083 ↓ |
| 来源信息 | 年:2000卷:21期:1页码范围:8-14 |
| 期刊信息 | 遥测遥控ISSN: |
| 关键词 | 硬线逻辑算法;可重配置计算;PCI控制器;图象压缩/解压缩 |
| 摘要 | 介绍一种通用硬线逻辑算法验证平台的设计思路.在人机交互界面干预下,可通过高性能的PCI局部总线接口,从文件系统向算法验证平台系统分别传送构成待验证算法硬线逻辑的码流以及该算法运算所需的输入数据,并将该算法的运算结果向文件系统输出.利用这个平台,已验证基于小波变换和零树编码的先进的图像压缩/解压缩算法的硬线逻辑.本系统的框架也可用于验证其它用同类且规模类似的FPGA(CPLD)实现的硬线逻辑算法.因此,它是一个通用的算法验证平台框架. |
| 链接地址 | http://d.g.wanfangdata.com.cn/Periodical_ycyk200001002.aspx |
| 人气指数 | 1 |
| 浏览次数 | 1 |
全文
影响因子：
dc:title:可重构的通用硬线逻辑电路算法验证平台的设计
dc:creator:夏宇闻;山岗
dc:date: publishDate:2000-02-20
dc:type:期刊
dc:format: Media：遥测遥控
dc:identifier: LnterrelatedLiterature：遥测遥控.2000,21(1),8-14.
dc:identifier:DOI：
dc: identifier:ISBN:
