删除或更新信息，请邮件至freekaoyan#163.com(#换成@)

基于1 bit量化的超宽带同步技术研究

本站小编 Free考研考试/2021-12-21
本文二维码信息
二维码（扫一下试试看！）
基于1 bit量化的超宽带同步技术研究
Research on UWB Synchronization Technology and its Implementation in FPGA
投稿时间：2014-03-24
DOI：10.15918/j.tbit1001-0645.2017.02.012
中文关键词:1 bit量化多路并行同步高斯信道瑞利信道信噪比
English Keywords:1 bit quantificationmulti-channel parallelsynchronousGauss channelRayleigh channelSNR
基金项目:国家自然科学基金资助项目（61301089 61402044）；国家部委"八六三"计划项目（2015AA01A706）；北京市教委科研计划资助项目（KM201511232011）；北京市科技新星计划资助项目（Z161100004916086）
作者单位E-mail
聂青北京理工大学 信息与电子学院, 北京 100081
方宁北京理工大学 信息与电子学院, 北京 100081
徐湛北京信息科技大学 信息与通信工程学院, 北京 100192xuzhan@bistu.edu.cn
高飞北京理工大学 信息与电子学院, 北京 100081
杨博北京理工大学 信息与电子学院, 北京 100081
摘要点击次数:832
全文下载次数:565
中文摘要:
为有效简化FPGA运算复杂度，降低FPGA处理时钟，在传统的滑动窗相关的基础上，结合1 bit量化方法及多径能量积累的抗多径算法，提出了一种基于1 bit量化的超宽带多路并行同步方法，在此基础上设计了FPGA实现方案.推导分析了1 bit量化同步方法对系统性能的影响，给出了信噪比损失的量化结果.仿真结果表明，在低信噪比条件下，1 bit量化方法引入2 dB的信噪比损失.在高斯信道和瑞利信道下，通过针对虚警概率和漏检概率的分析及仿真，找到最优门限范围.
English Summary:
In order to simplify the complexity and reduce clock of field programmable gate array(FPGA), an improved multi-channel parallel synchronization scheme was proposed based on traditional sliding window correlation, combining the 1 bit quantification and multipath energy accumulation algorithm. In this paper, a method was designed to implement the FPGA, the influence of 1 bit quantification on system performance was analyzed and the quantitative results of SNR loss was provided. The simulation results show that the 1 bit quantification can bring 2 dB SNR loss in Gaussian and Rayleigh channel. The best threshold range can be got through the simulation of false alarm probability and detection probability in Gaussian and Rayleigh channel.
查看全文查看/发表评论下载PDF阅读器
相关话题/信息 北京 北京理工大学 电子 通信工程学院

Free考研考试FreeKaoYan.Com
欢迎来到Free考研考试，"为实现人生的Free而奋斗"

© 2020 FreeKaoYan! . All rights reserved.