祁亮/ 长聘教轨助理教授

电子邮箱：qi.liang@sjtu.edu.cn
办公电话：
办公地点：微电子楼427室
个人简介
学术研究
授课教学
????????祁亮，男，2012年获得西安电子科技大学本科学位，2019年博士毕业于澳门大学模拟与混合信号超大规模集成电路国家重点实验室，2016-2017年在德国乌尔姆大学交流访问，博士毕业后曾在华为海思工作，主持手机无线收发机中模数转换器的设计，2020年8月加入上海交通大学微纳电子学系生物电路与系统实验室。
　　目前主要从事高性能模数转换器芯片设计，模拟与混合信号芯片设计，生物医疗芯片设计的研究。发表国际学术期刊与会议论文10余篇，以第一作者身份发表数篇芯片设计领域顶级会议及期刊，其中包括 IEEE International Solid-state Circuits Conference (ISSCC,“芯片奥林匹克”), IEEE Journal of Solid-state Circuits (JSSC)以及IEEE Transaction on Circuits and Systems I（TCAS-I）等。曾获得澳门科学技术发展基金颁发的研究生科技研发奖以及第十三届国际ASICON会议优秀学生论文奖。学术服务方面，目前为多个IEEE旗下著名期刊的审稿人，包括JSSC，TCAS-I以及TCAS-II等，曾担任2020年ISICAS会议 Session Chair。

研究方向：
高性能模数转换器设计（包括奈奎斯特和过采样）
模拟与混合信号芯片设计
生物医疗芯片设计
主要论文：
Liang Qi, A. Jain, D. Jiang, S.-W. Sin, R. P. Martins and M. Ortmanns, “A 76.6dB-SNDR 50MHz-BW 29.2mW Multibit CT Sturdy MASH ΔΣ Modulator with DAC Non-linearity Tolerance”, in IEEE Journal of Solid-State Circuits, Vol. 55, No. 2, pp. 344-355, Feb. 2020.
Liang Qi, A. Jain, D. Jiang, S.-W. Sin, R. P. Martins and M. Ortmanns, “A 76.6dB-SNDR 50MHz-BW 29.2mW Noise Coupling Assisted CT Sturdy MASH ΔΣ Modulator with 1.5b/4b Quantizers in 28nm CMOS”, IEEE International Solid-State Circuits Conference (ISSCC), Feb. 2019.
Liang Qi, S.-W. Sin, S.-P. U, R. P. Martins and F. Maloberti, “A 4.2mW 77.1dB-SNDR 5MHz-BW DT 2-1 MASH ΔΣ Modulator with Multirate Opamp Sharing”, in IEEE Transactions on Circuits and Systems I – Regular Papers, Vol. 64, No. 10, pp. 2641-2654, Oct. 2017.
Liang Qi, S.-W. Sin, S.-P. U and R. P. Martins, “Resolution-enhanced sturdy MASH delta–sigma modulator for wideband applications”, in IET, Electronics Letters, Vol. 51, No. 14, pp. 1061–1063, Jul. 2015.
Liang Qi, S.-W. Sin and R. P. Martins, “Multibit sturdy MASH delta-sigma modulator with error-shaped segmented DACs for wideband low-power applications”, IEEE International Conference on ASIC (ASICON), Oct. 2019. (Excellent Student Paper)
D. Jiang, Liang Qi, S.-W. Sin, F. Maloberti, and R. P. Martins, “A 5MHz-BW, 86.1dB-SNDR 4X Time-Interleaved 2^nd-order ΔΣ Modulator with Digital Feedforward Extrapolation in 28nm CMOS”, IEEE Symposium?on VLSI Circuits, Jun. 2020.