黄乐天 邮箱：huanglt@uestc.edu.cn
电话：
系别：集成电路与系统系
职称：副教授（副研究员等）
教师个人主页：http://faculty.uestc.edu.cn/huangletian


教师简介
教育背景：
2010.09－2016.06 电子科技大学，通信与信息系统专业，博士学位
2006.09－2009.06 电子科技大学，通信与信息系统专业，硕士学位
2002.09－2006.06 电子科技大学大学，通信工程专业，学士学位
工作履历：
2017.07－今 电子科技大学，电子科学与工程学院（微电子与固体电子学院），副教授
2016.09－2017.06 电子科技大学，微电子与固体电子学院，讲师
2013.09 - 2014.09 瑞典皇家理工学院，电子系统系，访问****
2012.01－2016.08 电子科技大学，通信与信息工程学院，讲师
2009.07－2011.12 电子科技大学，通信与信息工程学院，助教
学术兼职：
西南地区高校电子技术电子线路研究会理事
中国计算机学会（CCF）嵌入式系统专委会委员
担任IEEE Transaction on VLSI等多个国际学术期刊的审稿人；并受邀在担任ICICM 2016宣传主席（Publicity Chair）以及多个国际会议的技术委员会成员（TPC Member）和分会主席（Session Chair）等。
荣誉奖励：
2010年，第七届研究生电子设计大赛优秀指导教师
2012年，第八届研究生电子设计大赛优秀指导教师
2012年，电子科技大学教学成果奖
2015年，电子科技大学网络名师
2017年，第十二届研究生电子设计大赛集成电路专业赛优秀指导教师
科学研究
长期从事计算机系统结构与芯片设计领域的交叉方向的研究，研究各个抽象层级的计算机的设计与实现。
1.计算机体系结构与处理器设计（“行为级”计算机）：
通过建立C++/System C的模型，研究如何在单一芯片中集成包含微处理器（MPU）、数字信号处理器（DSP）、专用指令集处理器（ASIP）多种不同的处理器，研究系统架构及编程模型。
2. 片上系统与片上网络（“寄存器传输级”的计算机）：
面向深度学习的片上系统设计及优化
设计面向深度学习的硬件加速器单元，针对深度学习参数总量较多、访存压力较大的问题，研究如 何设计并合理的优化参数传输方法及存储器接口电路。
低功耗/高可靠容错片上网络
针对电压持续降低导致的器件级物理效应，从关键电路/交换结构/互联体系等多个层面协同优化设计高可靠的容错片上网络。
片上多核系统核间通信可测性设计
片上网络接口（Network Interface）可靠性设计


3.高能效低功耗系统级芯片设计（“电路级”的计算机）
自适应片上微系统（Self-Aware SoC）设计与实现
通过片上传感器及读出电路设计与片上网络技术相结合，研究如何实现以感知片上系统微环境为基础的自适应片上微系统，通过改变片上网络的运行状态来提升片上系统的能效和可靠性。
数字化片上传感器及读出网络设计
为更好的降低系统级芯片的功耗并保证系统的可靠性，通过设计能够被“深度嵌入”数字系统中的数字化传感器及其读出网络，使得系统软件层面可以观察整个片上系统的微环境，从而为后续的功耗优化提供保证。
4.异构计算系统设计（“系统级”的计算机）：
机器学习算法在FPGA异构计算系统上的实现方法：
研究如何高效的在FPGA异构计算系统上实现一系列机器学习算法，从而在加速运算的同时最大限度的降低计算系统整体的能耗，提高能量的利用效率。
基于FPGA异构计算的人工智能设备设计与实现：
研究如何利用FPGA异构计算系统设计并实现特定应用场景下的人工智能设备。目前已经设计并实现了拟人化游戏机器人，硬件化网络不良信息监测系统等。
基于CPU、GPU和FPGA的混合异构计算系统




学术成果
发表论文：
L Huang, J Wang, M Ebrahimi, M Daneshtalab, X Zhang, G Li, A Jantsch; Non-Blocking Testing for Network-on-Chip; IEEE Transactions on Computers
L Huang, X Zhang, M Ebrahimi, G Li；Tolerating transient illegal turn faults in NoCs；Microprocessors and Microsystems Vol 43, 104-115
J Gao, G Li, L Huang, Q Li； An Amplifier-Free Pipeline-SAR ADC Architecture With Enhanced Speed and Energy Efficiency； IEEE Transactions on Circuits and Systems II: Express Briefs 63 (4), 341-345
J Wang, L Huang, G Li, A Jantsch；Calculation of delivery rate in fault-tolerant network-on-chips；Electronics Letters 52 (7), 546-548
LT Huang, H Dong, JS Wang, M Daneshtalab, GJ Li; WeNA: Deterministic Run-time Task Mapping for Performance Improvement in Many-core Embedded Systems; IEEE Embedded Systems Letters 7 (4), 93-96
X Zhang, M Ebrahimi, L Huang, G Li; Fault-resilient routing unit in NoCs; 2015 28th IEEE International System-on-Chip Conference (SOCC), 164-169
J Wang, M Ebrahimi, L Huang, A Jantsch, G Li； Design of Fault-Tolerant and Reliable Networks-on-Chip； 2015 IEEE Computer Society Annual Symposium on VLSI, 545-550
Y Pu, J Peng, L Huang, J Chen ；An efficient KNN algorithm implemented on FPGA-based heterogeneous computing system using OpenCL； 2015 IEEE 23rd Annual Field-Programmable Custom Computing Machines (FCCM)
X Zhang, M Ebrahimi, L Huang, G Li, A Jantsch；A Routing-Level Solution for Fault Detection, Masking, and Tolerance in NoCs； 2015 23rd Euromicro International Conference on Parallel, Distributed, and Network-Based Processing
Junshi Wang, Masoumeh Ebrahimi, Letian Huang, Qiang Li, Guangjun Li. Minimizing the system impact of router faults by means of reconfiguration and adaptive routing.Microprocessors and Microsystems, 51:252 -- 263, 2017.


申请专利：
[1] 蒲宇亮;黄乐天;彭军;贺江. 基于 SoC-FPGA 的自重构 K-means 聚类技术实现方法[P].中国， 发明专利， 申请号： 3.0， 2015-06-08
[2] 张晓帆;黄乐天;王君实. 一种片上网络非法路径故障在线检错电路[P].中国，发明专利， 申请号： 5.9， 2014-10-28
[3] 张晓帆;黄乐天;王君实. 一种包含数据包接收模块的网络路由器[P].中国， 发明专利， 申请号： 8.0, 2015-06-04
[4] 蒲宇亮;黄乐天;彭军;贺江. 一种基于 OpenCL 与 SoC-FPGA 的 K 近邻分类加速方法[P].中国， 发明专利， 申请号： 2.1, 2015-06-02
[5] 彭军;蒲宇亮;黄乐天;郭志勇. 一种基于 OFDM 的 QAM 调制下的已失真通信信号识别方法[P].中国， 发明专利， 申请号： 2.2, 2014-07-24
[6] 李嵩;褚廷斌;黄乐天;袁正希 一种基于共享缓存的片上多核处理器静态架构[P].中国， 发明专利， 申请号： 0.4, 2015-06-04
[7] 彭军;蒲宇亮;黄乐天;郭志勇. 一种用于短距离无线通信的抗 IQ 不平衡失真的信号判决方法[P].中国， 发明专利， 申请号： 7.2， 2014-09-18
[8] 阎波;王勇;程新勇;黄乐天. 一种基于 SoC 的容错自适应可重构系统与方法[P].中国， 发明专利， 申请号： 1.0， 2015-06-04




主讲课程
关于研究方向和招收研究生的说明：
由于我的研究方向为芯片设计与计算机系统交叉融合的方向，因此与传统概念上的“数字电路设计”有一定区别。在科研中需要同学具备较宽的知识面和一定的“系统观”，同时要具备较强的抽象思维能力和总结归纳能力。在我们的研究中通常需要将集成电路的物理现象中抽象到行为级加以分析，再利用架构设计/系统管理/电路优化等方法的协同创新来解决问题。由于现在研究生招生名额较少，为保障给确实对我的研究方向感兴趣并习惯于这种研究方法的同学机会，我们会对每一位联系的同学做较为全面的面试和考察。如有造成不便，请各位同学予以谅解。关于以上内容的更多解释请阅读：
http://blog.chinaaet.com/molf/p/