李小波^1,2,3,唐志敏^1,2,3,李文³

¹（计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京 100190）；²（中国科学院大学计算机科学与技术学院 北京 100049）；³（上海处理器技术创新中心 上海 200120) (lixiaobo17b@ict.ac.cn)

出版日期: 2021-12-01


基金资助:国家重点研发计划项目(2018YFB1003501)；国家自然科学基金项目(61732018,61872335)；计算机体系结构国家重点实验室开放课题(CARCH201914)

FPGA Verification for Heterogeneous Multi-Core Processor

Li Xiaobo^1,2,3, Tang Zhimin^1,2,3, Li Wen³

¹（State Key Laboratory of Computer Architecture (Institute of Computing Technology, Chinese Academy of Sciences), Beijing 100190);²(School of Computer Science and Technology, University of Chinese Academy of Sciences, Beijing 100049);³(Shanghai Processor Technology Innovation Center, Shanghai 200120)

Online: 2021-12-01


Supported by:This work was supported by the National Key Research and Development Program of China (2018YFB1003501), the National Natural Science Foundation of China (61732018, 61872335), and the Open Program of the State Key Laboratory of Computer Architecture (CARCH201914).

摘要/Abstract

摘要： 随着处理器架构的发展，高性能异构多核处理器不断涌现.由于高性能异构多核处理器的设计十分复杂，为了降低设计风险，缩短验证周期，提前进行软件开发，复现硅后问题等，通常需要搭建现场可编程门阵列(field programmable gate array, FPGA)的原型验证平台，并基于FPGA平台开展种类繁多，功能各异的软硬协同验证和调试工作.提出的基于同构FPGA平台对异构多核高性能处理器的FPGA调试、验证方法，有效地利用了异构多核处理器的架构特征，同构FPGA的对称特点，以层次化的方法自顶向下划分FPGA，自底向上构建FPGA平台.结合差速桥、自适应延迟调节、内嵌的虚拟逻辑分析仪(virtual logic analyzer, VLA)等技术可快速完成FPGA平台的点亮(bring-up)和部署.所提出的多核互补，核间替换模拟的调试SHELL等方法可以快速完整地对目标高性能异构多核处理器进行FPGA验证.通过该FPGA原型验证平台，成功地完成了硅前验证，软硬件协同开发和测试，硅后问题复现工作，并为下一代处理器架构设计提供了快速的硬件平台.

参考文献

相关文章 3

[1]	宫晓利,于海洋,孙承君,李涛,张金,马捷. XOS：面向用户体验质量的高能效异构多核调度算法[J]. 计算机研究与发展, 2016, 53(7): 1467-1477.
[2]	朱 英 陈 诚 许晓红 李彦哲. 一款多核处理器FPGA验证平台的设计与实现[J]. 计算机研究与发展, 2014, 51(6): 1295-1303.
[3]	董小社, 冯国富, 王旭昊, 冯景华, 胡雷钧,. 基于Cell多核处理器的层次化运行时支持技术[J]. , 2010, 47(4): 561-570.

PDF全文下载地址:

https://crad.ict.ac.cn/CN/article/downloadArticleFile.do?attachType=PDF&id=4545