(国防科技大学计算机学院 长沙 410073) (cxsun@nudt.edu.cn)
出版日期: 2021-06-01基金资助:广东省重点领域研发计划(2019B121204007)DMR: An Out-of-Order Superscalar General-Purpose CPU Core Based on RISC-V
Sun Caixia, Zheng Zhong, Deng Quan, Sui Bingcai, Wang Yongwen, Ni Xiaoqiang(College of Computer Science and Technology, National University of Defense Technology, Changsha 410073)
Online: 2021-06-01Supported by:This work was supported by the Key-Area Research and Development Program of Guangdong Province (2019B121204007).摘要/Abstract
摘要： DMR是由国防科技大学计算机学院自研的一款兼容RISC-V架构的乱序超标量通用处理器核，支持用户态(user-mode)、特权态(supervisor-mode)和机器态(machine-mode)三种特权级模式，兼容RV64G指令集规范，并进行了自定义向量扩展，虚存系统支持Sv39和Sv48，物理地址为44b.DMR的单周期整数流水线为12级，指令乱序发射、顺序提交，指令发射宽度为4，实现了多个分布式调度队列，每拍最多可乱序调度9条指令执行.DMR采用覆盖率驱动的多层次、多平台的功能验证方法，已经在FPGA原型系统下成功启动Linux OS，CoreMark分数为5.12MHz，在14nm工艺下主频可达到2GHz.
参考文献
相关文章 4
| [1] | 余子濠,刘志刚,李一苇,黄博文,王卅,孙凝晖,包云岗. 芯片敏捷开发实践：标签化RISC-V[J]. 计算机研究与发展, 2019, 56(1): 35-48. |
| [2] | 阳 旺, 李贺武, 吴 茜, 吴建平,. 互联网端到端多径可靠传输协议研究[J]. , 2012, 49(2): 261-269. |
| [3] | 黄 磊 冯晓兵 吕 方. 一种寄存器压力敏感的指令投机调度技术[J]. , 2009, 46(3): 485-491. |
| [4] | 胡伟武 张福新 李祖松. 龙芯2号处理器设计和性能分析 [J]. , 2006, 43(6): 959-966. |
PDF全文下载地址:
https://crad.ict.ac.cn/CN/article/downloadArticleFile.do?attachType=PDF&id=4436
