(华中科技大学计算机科学与技术学院 武汉 430074);(大数据技术与系统国家地方联合工程研究中心(华中科技大学) 武汉 430074);(服务计算技术与系统教育部重点实验室(华中科技大学) 武汉 430074);(集群与网格计算湖北省重点实验室(华中科技大学) 武汉 430074) (jiawut@hust.edu.cn)
出版日期: 2021-03-01基金资助:国家重点研发计划项目(2018YFB1003502);国家自然科学基金项目(61702201, 61825202, 61832006)Effective High-Level Synthesis for High-Performance Graph Processing
Tang Jiawu, Zheng Long, Liao Xiaofei, Jin Hai(College of Computer Science and Technology, Huazhong University of Science and Technology, Wuhan 430074); (National Engineering Research Center for Big Data Technology and System(Huazhong University of Science and Technology), Wuhan 430074); (Key Laboratory of Services Computing Technology and System(Huazhong University of Science and Technology), Ministry of Education, Wuhan 430074) ;(Key Laboratory of Cluster and Grid Computing (Huazhong University of Science and Technology), Wuhan 430074)
Online: 2021-03-01Supported by:This work was supported by the National Key Research and Development Program of China (2018YFB1003502) and the National Natural Science Foundation of China (61702201, 61825202, 61832006).摘要/Abstract
摘要： 图计算已成为大数据处理领域的主流应用, 采用特定硬件加速可以显著提高图计算的性能和能效.众所周知, 硬件代码的编写和验证十分耗时, 尽管通用高层次综合(high level synthesis, HLS)系统允许用户使用高级语言(如C语言)特性自动生成硬件结构, 但是对于图计算这种不规则算法, 其仍缺乏有效的并行性和访存技术支撑, 存在综合效果不理想、效率不高等突出问题.提出一种面向图计算的高效HLS方法, 结合图算法嵌套循环、随机访存、数据冲突以及幂律分布等特性, 采用数据流架构实现高效的并行流水线, 保证处理单元的负载均衡.通过提供的编程原语, 提出的方法可将通用图算法转化为模块化的数据流中间表示形式, 进而映射到参数化的硬件模板.在Xilinx Virtex UltraScale+XCVU9P的实现验证了方法的正确性, 不同类型的图算法在多个数据集上的实验结果表明, 相比国际上通用的Spatial HLS系统, 提出的方法可达到7.9~30.6倍的性能提升.
参考文献
相关文章 15
| [1] | 渠鹏, 陈嘉杰, 张悠慧, 郑纬民. 实现软硬件解耦合的类脑计算硬件设计方法[J]. 计算机研究与发展, 2021, 58(6): 1146-1154. |
| [2] | 严明玉, 李涵, 邓磊, 胡杏, 叶笑春, 张志敏, 范东睿, 谢源. 图计算加速架构综述[J]. 计算机研究与发展, 2021, 58(4): 862-887. |
| [3] | 郭进阳, 邵传明, 王靖, 李超, 朱浩瑾, 过敏意. FPGA图计算的编程与开发环境：综述和探索[J]. 计算机研究与发展, 2020, 57(6): 1164-1178. |
| [4] | 王军,庞建民,傅立国,岳峰,单征,张家豪. 二进制翻译中动静结合的寄存器分配优化方法[J]. 计算机研究与发展, 2019, 56(4): 708-718. |
| [5] | 孙茹君,张鲁飞,郝子宇,陈左宁. 图计算中基于一致性约束条件的迭代模型研究[J]. 计算机研究与发展, 2019, 56(2): 431-441. |
| [6] | 欧焱, 冯煜晶, 李文明, 叶笑春, 王达, 范东睿. 面向数据流结构的指令内访存冲突优化研究[J]. 计算机研究与发展, 2019, 56(12): 2720-2732. |
| [7] | 韩栋,周聖元,支天,陈云霁,陈天石. 智能芯片的评述和展望[J]. 计算机研究与发展, 2019, 56(1): 7-22. |
| [8] | 厉俊男,杨翔瑞,孙志刚. DrawerPipe：基于FPGA的可重构分组处理流水线模型[J]. 计算机研究与发展, 2018, 55(4): 717-728. |
| [9] | 卢冶,陈瑶,李涛,蔡瑞初,宫晓利. 面向边缘计算的嵌入式FPGA卷积神经网络构建方法[J]. 计算机研究与发展, 2018, 55(3): 551-562. |
| [10] | 刘珂, 蔡晓军, 张志勇, 赵梦莹, 贾智平. 基于高性能SOC FPGA阵列的NVM验证架构设计与验证[J]. 计算机研究与发展, 2018, 55(2): 265-272. |
| [11] | 夏 静,王天成,吕 涛,李华伟,邝继顺. SER-Tvpack：基于软错误率评估的SRAM型FPGA的装箱算法[J]. 计算机研究与发展, 2014, 51(8): 1764-1772. |
| [12] | 朱 英 陈 诚 许晓红 李彦哲. 一款多核处理器FPGA验证平台的设计与实现[J]. 计算机研究与发展, 2014, 51(6): 1295-1303. |
| [13] | 刘兴奎, 邵宗有, 刘新春, 孙凝晖,. 面向深度包检测的DFA细粒度并行匹配方法[J]. 计算机研究与发展, 2014, 51(5): 1061-1070. |
| [14] | 李沂滨 贾智平 谢 帅 刘福财. 基于远程动态可重构的WSN节点研究与实现[J]. 计算机研究与发展, 2014, 51(1): 173-179. |
| [15] | 王文迪, 汤 文, 段 勃, 张春明, 张佩珩, 孙凝晖,. 基于Hash索引的高通量基因序列比对并行加速技术研究[J]. , 2013, 50(11): 2463-2471. |
PDF全文下载地址:
https://crad.ict.ac.cn/CN/article/downloadArticleFile.do?attachType=PDF&id=4380
