基本信息
胡瑜 女 博导 计算技术研究所
电子邮件：huyu@ict.ac.cn
通信地址：北京2704信箱 计算机体系结构国家重点实验室
邮政编码：100190


研究领域数字集成电路/计算机体系结构、可靠性设计、FPGA技术、新型存储器技术。

招生信息2014年计划招收1名硕士推免生（优先考虑硕博连读生），1名直博生和1名转博生。
可靠性设计研究组面向国家战略需求与科学技术前沿，以“顶天立地”为指导思想，培养精英人才。从组里毕业的博士研究生，均发表/录用了IEEE期刊或者顶级国际会议论文，其中一人次获院长奖学金优秀奖，两人次获所长奖学金特别奖，一人次获国家奖学金，3人次获所长奖学金优秀奖，5人次获得计算所冠名奖学金，1人次获得中国科学院研究生院“三好学生标兵”，5人次获得中国科学院研究生院“三好学生”。从组里毕业的博士生全部有出国参加国际会议，报告论文的经历。

组里毕业的博士生和硕士生，去向为：中科院计算所、电子所、微电子所、中国公安部、中电集团、中国移动、国家电力、华为、百度、搜狗等。

招生专业 计算机系统结构



招生方向 数字集成电路、计算机体系结构
可靠性设计
FPGA技术、存储器技术
教育背景 1999-09--2003-07 电子科技大学 博士
1997-09--1999-07 电子科技大学 硕士
1993-09--1997-07 电子科技大学 本科


出国学习工作 2006年获日本学术振兴会JSPS Center of Excellence基金资助和香港中文大学Sino British Fellowship Trust资助，先后短期访问日本奈良先端科学技术大学院大学NAIST（三个月）和香港中文大学（两周）。
工作经历2011年10月- - 今 中国科学院计算技术研究所 研究员、博士生导师
2010年2月- - 2011年9月 中国科学院计算技术研究所 副研究员、博士生导师
2005年11月 - 2010年1月 中国科学院计算技术研究所 副研究员、硕士生导师
2005年8月 - 2005年11月 中国科学院计算技术研究所 助理研究员
2003年8月 - 2005年 8月 中国科学院计算技术研究所 博士后
社会兼职 2013-08--2014-08 PACT TPC member
2013-01--2014-08 ASP-DAC TPC member
2012-01--2013-08 IPDPS TPC member
2010-01--2014-08 IEEE Transactions on VLSI systms审稿人
2007-01--2014-11 ATS TPC member
2007-01--2014-12 中国计算机学会容错计算专业委员会委员
2005-01--2014-08 计算机学报审稿人
2005-01--2014-08 JCST审稿人

教授课程 数字系统的故障诊断与可靠设计
专利与奖励

奖励信息 （1） 中科院朱李月华优秀教师奖，院级级，2013
（2） 中国质量协会质量技术奖，一等奖，部委级，2011
（3） 中国科学院计算技术研究所所长奖教金，研究所（学校）级，2011
（4） 中科院卢嘉锡青年人才奖，院级级，2009
（5） 中国计算机学会王选奖，二等奖，专项级，2008
（6） 北京市科学技术奖（发明类），二等奖，市地级，2008
（7） 北京市科学技术奖（基础研究类），三等奖，市地级，2007
（8） 北京市科技新星计划，市地级，2007


专利成果 （1） 一种片上多核处理器的测试电路及其可测试性设计方法，发明，2011，第2作者，专利号：ZL**7.X
（2） 一种扫描链诊断向量生成方法和装置及扫描链诊断方法，发明，2011，第2作者，专利号：ZL**1.6
（3） 微处理器可靠性评测方法及其系统，发明，2012，第2作者，专利号：ZL**5.1
（4） 一种测试外壳电路及其设计方法，发明，2011，第2作者，专利号：ZL**3.4
（5） 一种故障诊断系统及方法，发明，2011，第2作者，专利号：ZL**4.2
（6） SRAM 型FPGA 的低功耗设计方法，发明，2013，第2作者，专利号：**5.8

出版信息Please find the pubilication list at:
http://www.carch.ac.cn/~rdrg/Publications.html

发表论文 （1） Partial-SET: Write Speedup of PCM Main Memory，Proceedings of IEEE/ACM Conference on Design, Automation and Test in Europe，2014，第3作者
（2） TSocket: Thermal Sustainable Power Budgeting，Proceedings of IEEE/ACM Design Automation Conference，2014，第5作者
（3） Guarding Against Voltage Emergencies in Multi-threaded Applications，IEEE Transactions on Very Large Scale Integration (VLSI) Systems ，2014，第3作者
（4） Diagnose Failures Caused by Multiple Locations At-a-Time，IEEE Transactions on Very Large Scale Integration (VLSI) Systems ，2014，第2作者
（5） A Reliability-Oriented Placement and Routing Algorithm for SRAM-based FPGAs，IEEE Transactions on Very Large Scale Integration (VLSI) Systems ，2014，第2作者
（6） Diagnose Failures Caused by Multiple Locations at a Time，IEEE Transactions on Very Large Scale Integration (VLSI) Systems，2014，第2作者
（7）SwimmingLane: A composite approach to mitigate voltage droop effects in 3D power delivery network，Proceedings of IEEE/ACM Asia and South Pacific Design Automation Conference，2014，第3作者
（8） Capturing Post-Silicon Variation by Layout-Aware Path-Delay Testing，Proceedings of IEEE/ACM Conference on Design, Automation and Test in Europe，2013，第3作者
（9） Orchestrator: a Low-cost Solution to Reduce Voltage Emergencies for Multi-threaded Applications，Proceedings of IEEE/ACM Conference on Design, Automation and Test in Europe，2013，第3作者
（10） IVF: Characterizing the Vulnerability of Microprocessor Structures to Intermittent Faults，IEEE Transactions on Very Large Scale Integration (VLSI) Systems ，2012，第2作者
（11） Off-path Leakage Power Aware Routing for SRAM-based FPGAs，Proceedings of IEEE/ACM Conference on Design, Automation and Test in Europe，2012，第2作者
（12） Transparent Dynamic Binding with Fault-Tolerant Cache Coherence Protocol for Chip Multiprocessors，Proceedings of IEEE /IFIP International Conference on Dependable Systems and Networks，2011，第2作者
（13） A Domain Partition Model Approach to the Online Fault Recovery of FPGA-Based Reconfigurable Systems，IEICE Transactions on Information and Systems，2011，第3作者
（14） Capture-Power-Aware Test Data Compression Using Selective Encoding，Integration, the VLSI Journal，2011，第4作者
（15） Scan Chain Design for Shift Power Reduction in Scan-based Testing，Science in China，2011，第2作者
（16）Exploiting Free LUT Entries to Mitigate Soft Errors in SRAM-based FPGAs，Proceedings of IEEE Asian Test Symposium，2011，第2作者
（17） On Diagnosis of Multiple Faults Using Compacted Responses，Proceedings of IEEE/ACM Conference on Design, Automation and Test in Europe，2011，第2作者
（18） A Cost-effective Substantial-impact-filter Based Method to Tolerate Voltage Emergencies，Proceedings of IEEE/ACM Conference on Design, Automation and Test in Europe，2011，第2作者
（19） Cross-layer Optimized Placement and Routing for FPGA Soft Error Mitigation，Proceedings of IEEE/ACM Conference on Design, Automation and Test in Europe，2011，第2作者

科研活动

科研项目 （1） 面向静态功耗优化的SRAM 型FPGA 布线算法研究，主持，国家级，2013-01--2016-12
（2） Flash存储器的测试技术研究，主持，其他级，2012-08--2013-07
（3） 抗单粒子效应的SRAM型FPGA故障恢复技术，主持，部委级，2012-06--2013-12
（4） FPGA软错误故障检测与恢复方法，主持，国家级，2012-01--2015-12
（5） SRAM型FPGA容错设计，主持，部委级，2011-09--2012-09
（6） 面向多个物理缺陷的纳米尺度极大规模数字电路故障诊断，主持，国家级，2011-01--2013-12

指导学生已指导学生

陈中梁 硕士研究生 081201-计算机系统结构

孔鲁宁 硕士研究生 081280-软件工程

郭浩 硕士研究生 081201-计算机系统结构

张小琳 硕士研究生 081201-计算机系统结构

现指导学生

杨恩山 硕士研究生 081201-计算机系统结构

胡杏 博士研究生 081201-计算机系统结构

孙健 硕士研究生 081201-计算机系统结构

陆维娜 硕士研究生 081201-计算机系统结构

李冰 博士研究生 081201-计算机系统结构

高翔 博士研究生 081201-计算机系统结构