姓　名：尹勇生

职　称：研究员

职　务：所长

所属系：微电子所

邮　箱：yinyongsheng@hfut.edu.cn

电　话：-8913

个人简介：1973年生，工学博士，2006年于合肥工业大学获得工学博士学位。
现任合肥工大电物学院微电子设计研究所所长。从事集成电路设计领域的教学与科研工作。
研究方向：模拟混合信号集成电路设计、可重构计算技术等，当前研究重点在模拟电路的数字化辅助设计方面。
开设课程（本科生、研究生）：本科生课程《混合信号集成电路》
研究生课程《大规模模拟/混合信号集成电路》
科研项目：在研主持重点研发计划子课题1项，安徽高校协同创新项目1项，国家标准制定1项，企业委托培养项目2项。
曾主持国家自然科学基金面上项目、国家部委预研项目、国家部委预研基金项目和省级科研项目6项。
代表成果（著作、论文、专利等，限10项）：Yongsheng Yin?, Zhujuan Wan, Hongmei Chen, Lu Liu, Honghui Deng, Xu Meng and Jingsheng Wu, Background Timing Mismatch Calibration Technique for TIADC in Nyquist Frequency Band, Electronics Letters(IET), (2002刊出).
尹勇生,甘凌浩,邓红辉,孟煦,闫辉,陈红梅, 一种基于劈分原理的前馈式TIADC时间失配误差校准方法, (2020刊出).
Yongsheng Yin, Kangkang Sun, Hongmei Chen, Honghui Deng, Xu Meng, Kun Li and Zhongfeng Wang, Calibration of Timing mismatch in TIADC Based on Monotonicity Detecting of Sampled Data, IEICE Electronics Express, Vol.17 (2020), No. 3, pp. 2019.
获奖荣誉：获省级科技进步2项；全国高性能计算会议最佳论文提名奖1项。
个人（实验室）主页：http://vlsi.hfut.edu.cn/