姓名： 王伦耀
性别： 男
职称： 教授
电子邮箱： wanglunyao@nbu.edu.cn
研究方向： 数字逻辑电路综合与优化
办公电话：
通讯地址：
职务： 副院长


学术型
院系名称 招生级别 一级学科名称 二级学科/方向
信息科学与工程学院 博士 电子科学与技术 微纳电子与集成电路
信息科学与工程学院 硕士 电子科学与技术 电路与系统
信息科学与工程学院 硕士 电子科学与技术 微纳电子与集成电路


专业学位
院系名称 招生级别 专业学位类别名称 领域名称
信息科学与工程学院 硕士 电子信息 集成电路工程


个人简介
教育背景： 1、1991年9月-1995年6月，原宁波师范学院物理系。
2、2001年7月-8月，在复旦大学国家ASIC国家重点实验室学习。
3、2001年9月-2004年4，浙江大学电路与系统专业读硕士研究生 期间2003年8月-12月在英国NAPIER大学进修。
4、2012年毕业于浙江大学电子科学与技术专业，获博士学位。
5、浙江省青年学科带头人，宁波市拔尖领军人才（第二层次）


工作经历： 1、1995年9月-1999年7月，从事学生管理工作，担任系团总支书记
2、1999年8-现在，宁波大学信息教师，从事教学与科研工作。讲师，副教授，教授。
曾担任电信系副主任，现担任信息学院副院长。

目前从事的主要研究工作： 主要从事低功耗逻辑电路设计以及数字逻辑电路综合与优化。
其中：数字逻辑电路综合与优化的研究内容包括：
（1）传统布尔逻辑综合与优化，基于Reed-Muller（RM）逻辑综合与优化，以及混合逻辑的综合与优化
（2）基于近似计算技术的数字逻辑电路综合与优化
（3）可逆逻辑电路综合与优化。


目前承担的主要科研项目
项目名称 项目来源 项目编号 项目起止时间
近似计算在RM逻辑优化中若干关键技术的研究
浙江省自然基金
LY19F040004
2019-01;2021-12


主持完成的主要科研项目
项目名称 项目来源 项目起止时间 项目编号 结题日期
数字电路双逻辑综合与优化的若干关键问题研究
省自然科学基金/一般项目
2012-01;2013-12
LY12F01014
2014-06

基于双逻辑的数字电路面积与功耗优化及逻辑验证研究
省教育厅(理)/中青年学科带头人学术攀登项目
2013-06;2015-12
pd**
2016-03

面向CMOL电路的自动配置与映射技术研究
省自然科学基金/一般项目
2009-01;2010-12
Y**
2011-06

CMOL电路的单元配置理论和映射方法
国家自然科学基金面上项目
2009-01;2011-12
**
2012-05

低功耗时钟电路设计
国家自然科学基金海外合作项目
2013-01;2014-12
**
2015-05

数字电路双逻辑综合关键技术研究
国家自然学科基金面上项目
2015-01;2018-12
**
2019-04


代表性学术论文
题目 发表刊物名称 本人署名情况 发表时间 收录情况
大电路固定极性Reed-Muller逻辑快速转换算法
计算机辅助设计与图形学学报
通讯作者
2014-11
EI

基于不相交项并行列表技术的FPRM实现
电子与信息学报
通讯作者
2014-09
EI

FSM dual logic synthesis targeting area optimization
2015 IEEE 16th International Conference on Communication Technology (ICCT)
通讯作者
2015-11
EI

逻辑函数高阶布尔c-偏导数求解的算法实现
计算机辅助设计与图形学学报
通讯作者
2017-08
EI

Library-free映射在电路面积优化中的应用
计算机辅助设计与图形学学报
通讯作者
2017-11
EI

大函数ISFPRM面积优化方法
电子学报
通讯作者
2018-05
EI

Approximate computing for 4-bit Adder Design
2018 14th IEEE International Conference on Solid-State and Integrated Circuit Technology (ICSICT)
通讯作者
2018-11
EI


授权发明专利
专利名称 专利号 授权公告日 本人排名
一种减少数字逻辑电路面积的方法
4.5
2013-05-01
第一名

一种数字逻辑电路的子电路提取方法
6.X
2015-11-18
第一名

一种数字电路故障的快速检测方法
9.7
2017-02-22
第一名

一种Reed?Muller逻辑电路极性快速转换方法
3.8
2017-08-04
第一名

数字组合逻辑电路输出发生线“与”短接故障的检测方法
6.1
2019-04-16
第二名

数字组合逻辑电路输出发生线“或”短接故障的检测方法
5.X
2019-08-06
第二名

CMOS数字逻辑电路中MOS晶体管总沟道宽度的估算方法
5.5
2019-09-10
第二名


科研获奖情况
成果名称 奖励名称 获批年度 获奖等级 本人排名
基于Reed-Muller逻辑的自动逻辑综合与优化关键技术
浙江省科学技术奖
2013
三等奖
第三名

纳米电路的低功耗自动综合和优化关键技术
宁波市科技进步奖
2017
一等奖
第三名