胡月讲师，硕士生导师

联系方式：Yuehu@hdu.edu.cn办公室：3教南521室
受教育与工作经历：
2005年 武汉大学 电子科学与技术专业学士学位
2012年 武汉大学 微电子学与固体电子学专业博士学位。
2013年底至今 杭州电子科技大学电子信息学院
研究方向：
新型微纳尺度半导体器件；高压器件的模拟仿真；建模技术以及集成设计
代表性论文：
Yue Hu, Yanfei Gong, Huazhen Liu, Qianqian Xu, Wen-Sheng Zhao, Jing Wang, Ying Wang, and Gaofeng Wang, Numerical Investigation of High-Voltage Partial Buried P/N-Layer SOI LDMOS, IEEE Trans. Electron Devices, vol. 64, no. 9, pp. 3725 - 3733, 2017.
Yue Hu, Huazhen Liu, Qianqian Xu, Luwen Wang, Jing Wang, Shichang Chen, Peng Zhao, Ying Wang, and Gaofeng Wang, Dimension Effect on Breakdown Voltage of Partial SOI LDMOS, IEEE Journal of the Electron Devices Society, vol. 5, no. 3, pp. 157-163, 2017
Yue Hu, Hao Wang, Caixia Du, Miaomiao Ma, Mansun Chan, Jin He, and Gaofeng Wang, A High-Voltage (>600 V) N-Island LDMOS With Step-Doped Drift Region in Partial SOI Technology, IEEE Trans. Electron Devices, vol. 63, no. 5, pp. 1969-1976, 2016
Hao Wang, Sheng Chang, Yue Hu, Hongyu He, Jin He, Qijun Huang, F. He, and Gaofeng Wang, A nvoel barrier controlled tunnel FET, IEEE Electron Device Lett., vol. 35, no. 7, pp. 798-800, 2014.
Yue Hu, Gaofeng Wang, Sheng Chang, Hao Wang, and Qijun Huang, Thin-film LDMOS on partial SOI with improved breakdown voltage and suppressed kink effect, Int. J. Electron., vol. 101, no. 1, pp. 37-49, 2014.
Yue Hu, Qijun Huang, Gaofeng Wang, Sheng Chang, and Hao Wang, A novel high voltage (>600 V) LDMOSFET with buried N-layer in partial SOI technology, IEEE Trans. Electron Devices, vol. 59, no. 4, pp. 1131-1136, 2012.
Yue Hu, Gaofeng Wang, Sheng Chang, Hao Wang, and Qijun Huang, Effect of silicon window polarity on partial-SOI LDMOSFETs, IET Micro Nano Lett., vol. 7, no. 7, pp. 628-630, 2012.

主持项目：
国家自然科学基金青年项目：高压LDMOS的新结构和解析集约-等效电路模型研究，26万元，**，2015.01-2017.12
浙江省自然科学基金一般项目：高压SOI LDMOS的结构设计与建模研究，项目批准号 LY19F040006，10万，2019.01-2021.12

发明专利
胡月，何进，毛曼卿，梅金河，杜彩霞，朱小安，一种具有N型硅埋层的部分绝缘层上硅LDMOS晶体管，发明专利，专利号：ZL9.6 （2017年1月4日）