拓扑缺陷具有独特的力、电、磁等特性，在电子器件中具有重要的应用价值。作为一种重要的拓扑缺陷，具有闭合极化分布的铁电涡旋畴或通量全闭合畴组态，在高密度数据存储中应用前景广阔。由于利用通量全闭合畴结构来存储数据可以避免数据之间的相互影响，因此，若能将这种纳米畴组态制备成周期性阵列，将有利于数据的寻址。
近来，沈阳材料科学国家（联合）实验室固体原子像研究部的材料界面电子显微学研究团队与中国科学院深圳先进技术研究院、美国华盛顿大学的李江宇教授和美国圣路易斯大学李志豪博士等合作，利用像差校正透射电子显微术并结合相场模拟技术，在二维周期性闭合畴研究方面取得重要进展。他们在研究团队前期发现的一维周期性全闭合畴组态 (Science 2015) 的基础上，通过调控三维应变状态，可控制备出二维有序排列的通量全闭合阵列，并通过相场模拟构建了可以预测二维有序排列的全闭合阵列存在条件的相图。该项研究成果于2017年11月16日在《纳米快报》(Nano Letters) 期刊在线发表。
应变对功能氧化物（尤其是对铁电材料）的功能特性和微结构具有重大影响。在前期的工作中，该研究团队通过调控二维应变状态（选用提供面内两个方向上的拉伸应变的GdScO3衬底），在PbTiO3/SrTiO3（PTO/STO）薄膜体系中发现了一维周期性排列的、180°畴壁沿垂直界面方向的竖直全闭合畴（V畴）阵列。这种畴组态在空间构型上具有非对称特性。在此工作的基础上，近来他们依据四方铁电体中全闭合畴的巨大向错应变特征，设计并制备了厚度调制的PTO/STO多层薄膜。这种多层薄膜不仅面内受到衬底的应变调制，而且面外应变也得到了有效的调控，即整个薄膜处于三维应变状态。像差校正透射电子显微分析表明，当相邻PTO层厚度相同时，180°畴壁沿竖直方向的全闭合畴（V畴）不仅在面内成周期性排列，而且在面外也表现出周期性，即形成了二维周期性排列的V畴阵列；当相邻PTO层的厚度比为0.5时，较厚PTO层中依然出现周期性的V畴阵列，而薄PTO层中则出现规则排列的180°畴壁沿水平方向的对称全闭合畴组态（H畴），从而得到H畴和V畴交替排列的规则全闭合畴阵列。
在像差校正电子显微分析的基础上，他们通过改变相邻PTO层的厚度比(thickness ratio) 进行相场模拟，从体系弹性能、静电能、梯度能等能量相互竞争的角度建立了体系畴结构随厚度比演变的相图。基于相场模拟的预测结果得到了该工作中大量实验数据的验证。
这一研究成果进一步完善了通过应变调控铁电材料畴结构和物理特性的重要性和有效性，为探索基于铁电材料的高密度信息存储提供了新途径，对新型纳米器件的设计和研发具有重要意义。
该项研究得到了国家自然科学基金、中国科学院前沿科学重点研究项目以及科技部973计划等资助。
该项工作的全文链接
图1、相邻PTO层的厚度比为1的PTO/STO多层薄膜的像差校正透射电子显微分析。各PTO层中均出现周期性V畴阵列，且在垂直薄膜方向上也呈现周期性。（a-c）PTO/STO多层膜的低倍TEM 明场像（a），电子衍射谱（b），和高倍HAADF-STEM像（c）；（d-f）是对图（c）进行几何相位分析得到的面内晶格应变（d），面外晶格应变（e）以及面内晶格旋转（f）二维分布图。
图2、相邻PTO层的厚度比为0.5的PTO/STO多层薄膜的像差校正透射电子显微分析。较厚的PTO层中出现周期性V畴阵列，而较薄的PTO层中则出现规则排列的H畴阵列。（a）PTO/STO多层膜的TEM明场像。（b）薄膜的HAADF-STEM像。（c，d）对图（b）进行几何相位分析得到的面内和面外晶格应变二维分布图。（e，f）对应于图（b）的面外和面内晶格旋转二维分布图。（g，h）薄的PTO层放大的HAADF-STEM像。
图3、极化矢量与原始图像的叠加清晰展示具有对称特征的通量全闭合铁电畴。
图4、V畴和H畴阵列的示意图（a-b）和向错应变分析（c-f）。（c）竖直和（d）水平全闭合畴结构中晶格应变示意图。（e）相邻PTO层厚度相同时，周期性竖直全闭合有利于容纳其中的应变。（f）相邻PTO层厚度比为1/2时，较薄PTO层中形成水平全闭合有利于容纳其中的应变。
图5、多层PTO/STO薄膜体系的相场模拟。（a）随相邻PTO层中的厚度比变化，PTO中畴结构的相图。其中包含四个畴区域I，II，III，IV分别对应a1/a2畴（A），梯形a畴（T），水平全闭合畴结构（H）以及竖直全闭合畴结构（V）。（b）第二个转变点附近H畴和T畴之间的能量密度差。（c）第三个转变点附近V畴和H畴之间的能量密度差。T畴（d，e）和H畴（f，g）的畴组态及其弹性能量密度分布图。H畴（h，i）和V畴（j，k）的畴组态及其弹性能量密度分布图。
