图1. 论文快照
该论文针对现有卷积神经网络模型尺寸过大的问题，提出了一种面向硬件加速的卷积神经网络模型压缩策略，在保持网络模型压缩比的同时提升稀疏网络在并行架构上的处理性能。同时，该论文提出了相应的硬件处理架构及一种硬件算法协同优化方法，协同优化压缩策略和硬件处理架构可以显著提升处理效率。该论文在不使用片下存储的情况下以27.5倍的压缩比在单片FPGA上实现了VGG-16网络，并达到了83.0 FPS的图像处理性能，与之前文献中最优性能相比提高了1.8倍。该工作可大幅减少大规模卷积神经网络在并行架构上的部署开销，实现高性能的实时图像处理，在无人机自动巡航、汽车自动驾驶等方面具有广泛的应用前景。
图2 提出的硬件算法协同优化方法
IEEE Transactions on Circuits and Systems I: Regular Paper创刊于1952年，是IEEE电路与系统协会的旗舰期刊，集成电路设计领域的国际权威期刊，主要收录内容为电路理论分析、集成电路设计实现以及电路在系统和信号处理应用方面的前沿学术论文。
IEEE TCAS-I 官方网站链接：http://ieee-cas.org/pubs/tcas1
论文链接：https://ieeexplore.ieee.org/document/9234744
