

2010 年复旦大学 881 电子线路与集成电路设计考研试题（回忆版）

本试题由 kaoyan.com 网友 stardream2010 提供

一、模拟电路部分

1. 两个放大电路，判断工作状态（比书上的同类题简单）
2. 共射电路，阻容耦合方式，很典型的那种：（1）求中频增益（2）求上下截止频率 f_H 和 f_L （3）电容 C_e 开路，对中频增益和带宽有啥影响，定性说明
3. 集成运放，输入级：单端输出的差放；中间级：共射（带射级负反馈，且被电容旁路）；输出级：互补输出级。输出到输入反相端的反馈接的是常见的电压串联负反馈，但仅限交流（接了电容 C 再接地的）：（1）判断反馈组态并求增益（2）电容 C 的用途（3）求输出功率

二、数字电路部分

1. A_1A_2, B_1B_2 两个 2 位二进制数，当 $A_1A_2 > B_1B_2$ 时输出为 1，分别按照下述要求实现之：（1）门电路（2）两片 3-8 译码器和门电路（3）两个全加器和附加门电路
2. （1）用 D 触发器，JK 触发器和 SR 触发器构成移位寄存器（2）给出三个 T 触发器，设计一个可自启动的扭环计数器
3. 当输入信号 X 出现上升沿和下降沿时输出 Y 为 1，用 D 触发器同步时序电路实现

三、集成电路设计部分

1. （1）全定制和门单元设计门 ASIC 的方法和各自特点
（2）比较差动放大器和单端共源放大器各自优缺点
2. 一个 CMOS 反相器，（NMOS 源端接了一个 1V 电压源再接地）（1） $V_m=2V$ ，求输出摆幅（2） $V_m=2V$ ，已知 PMOS 尺寸比求 NMOS 尺寸比（0.25um 工艺，应该用带速度饱和的公式）（3）信号频率 100MHz, $C_l=10pF$, 求动态功耗
3. CMOS 差动运放，输入是共源共栅（但在输入两管栅端接了个电阻），负载时二级管连接的 POMS 器件：（1）画出 V_{OUT} 随 V_{IN1} 和 V_{IN2} 变化曲线图（2）若 $V_{IN1}=V_{IN2}$ ，且从 $0 \sim V_{DD}$ ，画出输出曲线图（3）半边电路求输出增益（没说是否忽略或不忽略沟道调制效应和体效应）

以上试题来自 kaoyan.com 网友的回忆，仅供参考，纠错请发邮件至 suggest@kaoyan.com。