, 王璐 3 , 赵争鸣 1 , 聂金铜 1,2 1. 清华大学 电机工程与应用电子技术系, 北京 100084;
2. 重庆通信学院 电力工程系, 重庆 400035;
3. 重庆第二师范学院 数学与信息工程系, 重庆 400067
收稿日期：2016-08-30
基金项目：重庆市科技攻关项目（CSTC2012gg-yyjs90014）；重庆市教委应用基础研究项目（KJ1501406）
作者简介：文武松(1982-), 男, 博士研究生
通信作者：张颖超, 教授, E-mail:zhangyingchao@tsinghua.org.cn
摘要：快速准确获取电网电压幅值、频率和相位信息，是确保各种并网功率变换器的稳态、动态性能的关键。通过对电网电压同步算法进行分类，综述已有典型锁相环算法，指出其应用过程中存在的频率波动、谐波和三相不平衡、直流偏置以及相角突跳变等突出问题，并给出了相应的抑制方法。结果表明：基于同步参考坐标系和谐振控制器的锁相环是目前2种主流的电压同步方法；采用多通道解耦能有效抑制谐波和频率波动，单相系统可等效成三相系统处理；同时，电网电压同步技术正在向着准确性高、响应速度快、鲁棒性强的方向发展。
关键词：锁相环频率自适应谐波抑制直流偏置相角突变
Grid voltage synchronization algorithms for grid-connected power converters
WEN Wusong1,2, ZHANG Yingchao2
, WANG Lu3, ZHAO Zhengming1, NIE Jintong1,21.Department of Electrical Engineering, Tsinghua University, Beijing 100084, China;
2.Department of Power Engineering, Chongqing Communication Institute, Chongqing 400035, China;
3.Department of Mathematics and Information Engineering, Chongqing University of Education, Chongqing 400067, China
Abstract: An accurate and fast detection of the amplitude, frequency and phase angle of the grid voltage is crucial to assure the steady-state and dynamic performance of grid-connected power converters. This paper describes the classification of grid voltage synchronization algorithms, the principles and characteristics of phase-locked-loop (PLL) controllers, and the serious problems of PLL controllers such as frequency variations, unbalanced and distortied conditions, direct-current (DC) bias and phase-angle jumps with suppression methods to reduce these effects. The results show that PLL controllers based on synchronous reference frames or resonant controller are now widely used to track the grid voltage with multichannel-decoupling to suppress the harmonics and frequency fluctuations. A single-phase controller can be equivalent to a three-phase controller with new synchronization systems being more accurate, fast and robust.
Key words: phase-locked-loopadaptive frequencyharmonic restrainingdirect-current biasphase-angle jump
在众多需要与电网并网连接的场合中，如有源滤波、PWM(pulse width modulation)整流器以及新型分布式电源等，为了控制并网功率变换器与电网同步运行，都要检测电网电压的幅值、频率和相位等信息。电网电压信号的提取在一定程度上影响着控制系统的性能，进而影响整个系统的并网运行效果。
然而，电网是一个复杂的动态系统，容易受到各种不利因素的影响。例如，不断有负载并网和脱网、谐波电流引起的电压畸变、雷电或电气设备运行错误造成的故障等都可能导致电网电压出现不对称、谐波、频率偏移和相角变化等现象，影响同步算法的性能，严重时甚至造成并网功率变换器过压或过流损坏[1]。因此，在各种电网工况下，同步算法都必须具备良好的稳态和动态性能，确保变换器与电网协调一致地工作。
本文对并网功率变换器中电网电压同步算法进行了分类，综述了现有典型锁相环算法，指出其存在的突出问题，并总结其相应的抑制方法。
1 电网电压同步算法的分类现有的电网电压同步算法一般可分为4种。
1.1 过零检测法过零检测法[2]即通过检测电网电压的过零点来实现与电网的同步。该方法原理简单，但由于电网电压每个工频周期只有2个过零点，限制了该方法的响应速度。同时，还存在检测精度低、电网电压畸变时会检测出多个过零点等缺点，特别是对于易受谐波、开关凹陷及噪声影响的弱电网而言，检测精度更加难以保证。因此，文[3]提出基于带有动态滞环、曲线拟合或预测数字滤波算法的比较电路等改进方法来消除过零点检测中的延迟和其他不利影响。然而，这些方法不仅增加了系统复杂度，而且当电网电压受低频谐波或显著频率变化影响时，其性能总是不尽如人意。
1.2 离散Fourier变换法实际电网电压通常为非标准周期性正弦波，可展开成如下Fourier级数形式：
| $\begin{array}{l}f\left( t \right) = {A_0} + \sum\limits_{n = 1}^\infty {\left[{{C_n}\sin \left( {n{\omega _0}t + {\phi _n}} \right)} \right] = } \\\;\;\;\;\;\;\;\;\;\;\;\;\;\;\;\sum\limits_{n = -\infty }^\infty {F\left( {n{\omega _0}} \right){{\rm{e}}^{jn{\omega _0}t}}}, \\F\left( {n{\omega _0}} \right) = \frac{1}{{{T_0}}}\int_{ -{T_0}/2}^{{T_0}/2} {f\left( t \right){{\rm{e}}^{ -jn{\omega _0}t}}{\rm{d}}t} .\end{array}$ |
| $\begin{array}{*{20}{c}}{F\left( {n{\omega _0}} \right) = \left| {F\left( {n{\omega _0}} \right)} \right|{{\rm{e}}^{j{\phi _n}}}, }\\{{C_n} = 2\left| {F\left( {n{\omega _0}} \right)} \right|.}\end{array}$ |
| $\begin{array}{l}F\left( n \right) = \sum\limits_{k = 0}^{N-1} {f\left( k \right){{\rm{e}}^{-j\frac{{2{\rm{\pi }}}}{N}kn}}}, \\F\left( {n{\omega _0}} \right) = F\left( n \right)/N.\end{array}$ | (1) |
可见，通过求取离散Fourier变换即可算出电网电压基波的幅值和相位。为保证计算精度，N的取值通常较大。而根据式(1)，该方法涉及到复数乘法和加法运算，计算量非常大，同时还要求电压基波频率已知，且处理器的采样频率必须是基波频率的整数倍，否则在估算幅值和相角时将会产生截断泄漏误差。因此，该方法用于检测电网电压同步信号会比较复杂。
1.3 自适应滤波器法文[5-7]提出了多种基于自适应滤波器的同步技术。在文[7]中，将二阶广义积分器(second-order generalized integrator, SOGI)与锁频环(frequency-locked-loop, FLL)相结合，构成SOGI-FLL算法，如图 1所示。根据SOGI的结构有：
 |
| 图 1 SOGI-FLL结构 |
| 图选项 |
| $E\left( s \right) = \frac{{{\varepsilon _v}}}{v}\left( s \right) = \frac{{{s^2} + {\omega ^{'2}}}}{{{s^2} + k\omega 's + {\omega ^{'2}}}}.$ | (2) |
| $Q\left( s \right) = \frac{{qv'}}{v}\left( s \right) = \frac{{k{\omega ^{'2}}}}{{{s^2} + k\omega 's + {\omega ^{'2}}}}.$ | (3) |
自适应滤波器法虽然在频率自适应、抑制谐波等方面具有优势，但由它构成的控制系统属于非线性系统，在分析其动、静态特性或进行参数整定时，计算较为复杂。
1.4 锁相环法锁相环(phase-locked-loop, PLL)的结构如图 2所示，它由鉴相器(phase detect, PD)、环路滤波器(loop filter, LF)和压控振荡器(voltage-controlled oscillator, VCO)3部分组成[8]。PD的输出信号正比于输入信号和PLL输出信号的相角差，且高频分量伴随着直流相角偏差一起出现；LF具有低通滤波特性，可削弱PD输出信号中的高频分量；VCO输出一个交流信号，该信号的频率相对于给定的中心频率点移动，是LF所提供的电压信号的函数。当环路锁定时，输入信号与压控振荡器输出信号的相位差为零。锁相环技术检测精度高，动态响应快，是目前应用最为广泛的同步算法。
 |
| 图 2 基本锁相环结构 |
| 图选项 |
2 典型锁相环算法在图 2中，各种锁相环算法的LF模块和VCO模块都基本相同，不同之处在于PD模块。从所采用的PD模块来看，锁相环可分为2大类：基于静止参考坐标系的PLL和基于同步参考坐标系(synchronous reference frame, SRF)的PLL。
2.1 基于静止参考坐标系的PLL此处的静止坐标系是相对于同步坐标系而言的，指在算法中未采用Park变换。
2.1.1 基于乘法鉴相器的PLL如图 3所示[2]，采用乘法器作为鉴相器，即将参考信号v与输出信号v′(正交于参考信号)相乘，PD输出的相角误差信号可写为
 |
| 图 3 基于乘法鉴相器的锁相环结构 |
| 图选项 |
| $\begin{array}{*{20}{c}}{{\varepsilon _{{\rm{pd}}}} = V{k_{{\rm{pd}}}}\sin \theta \cos \theta ' = }\\{V{k_{{\rm{pd}}}}\left[{\sin \left( {\theta-\theta '} \right) + \sin \left( {\theta + \theta '} \right)} \right]/2.}\end{array}$ |
若PD输出的高频分量Vkpdsin(θ+θ′)/2能被LF滤除，则当PLL基本锁定时，相角误差会很小，有sin(θ-θ′)≈θ-θ′，因此，PD的输出能在工作点附近进行线性化[8]，只需设置好正确的PI控制器参数，即可实现相位跟踪，使θ′=θ。
为了滤除2倍基波频率的高频分量，减小振荡和稳态误差，PLL的带宽必须非常窄，这将使其动态性能明显变差。同时该方法无法获取幅值信息，且在稳态时，输出信号与参考信号始终存在90°的相角偏差。
2.1.2 增强型PLL为了改进常规PLL中的乘法器，Karimi-Ghartemani等[9]利用自适应陷波器(adaptive notch filter, ANF)提出了一种增强型PLL(enhanced PLL, EPLL)，其原理结构如图 4所示，它由一个ANF和一个常规PLL组成。
 |
| 图 4 增强型PLL结构 |
| 图选项 |
电网电压信号v作为ANF的输入，PLL中VCO提供的余弦信号作为ANF的参考输入信号x，当x=cosθ′的频率和相角与输入信号v中的频率和相角一致时，ANF的输出等于零，于是PLL乘法器中的振荡信号被完全消除，而PLL可以正确检测输入信号的相角，同时ANF中的A值即为输入信号的幅值。
该方法能自适应频率的变化，跟踪参考信号的相位和幅值，有效地避免了2倍纹波的影响，被广泛应用于峰值计算、过零检测、谐波提取和无功电流检测等方面。同时它还可用于三相电网基波正负序分量的检测[10]，对存在谐波畸变和不平衡性的电网具有较强的鲁棒性。
2.2 基于同步参考坐标系的PLL忽略谐波的影响，如果从静止坐标系中观察以基波电网频率旋转的同步控制器，则在控制器内部变量和基波电网变量间就不存在相对频率差。因此，对于同步控制器而言，交流变量看起来就像直流变量，各种直流控制器就能用来调节基波电网频率的交流量。基于这一思想，产生了基于同步参考坐标系的PLL。
2.2.1 基于正交信号发生器的SRF-PLL如图 5所示，PLL的PD环节由正交信号发生器(quadrature signal generator, QSG)和Park变换2部分组成。经过Park变换后，得到dq坐标系下的分量υd和υq，再通过闭环实现dq坐标系旋转角度的控制，使其旋转角度等于输入电压矢量v的相角，稳态时，dq坐标系下d轴分量表示输入电压v的幅值，而v的相角由闭环输出决定。由于稳态时，Park变换输出的信号为直流量，因此低通滤波器的带宽可以设得比较大，相比基于静止参考坐标系的同步方法，具有动态性能好的优点。
 |
| 图 5 基于同步参考坐标系的锁相环结构 |
| 图选项 |
对于单相系统，关键是采用何种方法获得静止坐标系下的正交分量υα和υβ。对输入信号进行T/4延时或移相90°是一种生成正交虚拟信号的简单方法[2]，但原理上存在动态响应慢的问题，且在电网频率偏离其额定值或存在谐波时，输出信号将不再正交。对输入信号进行微分也可以获得正交虚拟信号，但是微分会放大噪声[11]。其他方法，例如反Park变换PLL、Hilbert变换PLL都致力于无延时的生成准确的正交虚拟信号，但计算复杂，且在输入信号频率变化时它们都无法准确跟踪。目前，广泛使用二阶广义积分器作为正交信号发生器(SOGI-QSG)[12]，并采用双重反馈环，即PLL的输出为Park变换提供旋转角度，同时为SOGI-QSG提供中心频率，因此它不仅对谐波有较强的抑制能力，而且能自适应电网频率的变化。
2.2.2 基于解耦双同步参考坐标系的PLL在图 5中，对于三相系统，通过Clarke变换，可以很容易地得到正交分量υα和υβ，在理想电网条件下快速而准确地实现电网电压相位和幅值检测。然而，对于非理想电网，由于基波负序分量和低次谐波分量的影响，该方法检测效果欠佳[8]。为此，Rodriguez等[13]提出了一种基于解耦双同步参考坐标系的电网电压同步方法(decoupled double synchronous reference frame PLL, DDSRF-PLL)。
三相电网电压经过Clarke变换后，得到αβ静止坐标系下的正交分量υα和υβ为
| $\begin{array}{*{20}{c}}{{\mathit{\boldsymbol{v}}_{\left( {\alpha \beta } \right)}} = \left[{\begin{array}{*{20}{c}}{{v_\alpha }}\\{{v_\beta }}\end{array}} \right] = \mathit{\boldsymbol{v}}_{\alpha \beta }^n + \mathit{\boldsymbol{v}}_{\alpha \beta }^m = }\\{{V^n}\left[\begin{array}{l}\cos \left( {n\omega t + {\varphi ^n}} \right)\\\sin \left( {n\omega t + {\varphi ^n}} \right)\end{array} \right] + {V^m}\left[\begin{array}{l}\cos \left( {m\omega t + {\varphi ^m}} \right)\\\sin \left( {m\omega t + {\varphi ^m}} \right)\end{array} \right].}\end{array}$ | (4) |
对式(4) 进行Park变换，若dq坐标系的旋转角度分别为n
| $\begin{array}{*{20}{c}}{{\mathit{\boldsymbol{v}}_{\left( {d{q^n}} \right)}} = \left[{\begin{array}{*{20}{c}}{{v_{{d^n}}}}\\{{v_{{q^n}}}}\end{array}} \right] = {V^n}\left[\begin{array}{l}\cos \left( {{\varphi ^n}} \right)\\\sin \left( {{\varphi ^n}} \right)\end{array} \right] + \mathit{\boldsymbol{T}} \cdot {V^m}\left[\begin{array}{l}\cos \left( {{\varphi ^m}} \right)\\\sin \left( {{\varphi ^m}} \right)\end{array} \right], }\\{{\mathit{\boldsymbol{v}}_{\left( {d{q^m}} \right)}} = \left[{\begin{array}{*{20}{c}}{{v_{{d^m}}}}\\{{v_{{q^m}}}}\end{array}} \right] = {V^m}\left[\begin{array}{l}\cos \left( {{\varphi ^m}} \right)\\\sin \left( {{\varphi ^m}} \right)\end{array} \right] + {\mathit{\boldsymbol{T}}^{ - 1}} \cdot {V^n}\left[\begin{array}{l}\cos \left( {{\varphi ^n}} \right)\\\sin \left( {{\varphi ^n}} \right)\end{array} \right], }\end{array}$ |
| $\mathit{\boldsymbol{T = }}\left[{\begin{array}{*{20}{c}}{\cos \left( {\left( {n-m} \right)\omega t} \right)}&{\sin \left( {\left( {n-m} \right)\omega t} \right)}\\{-\sin \left( {\left( {n - m} \right)\omega t} \right)}&{\cos \left( {\left( {n - m} \right)\omega t} \right)}\end{array}} \right], $ |
可见，dqn轴坐标系下的交流分量可以由dqm轴坐标系下的直流分量与变换矩阵T的乘积表示；dqm轴坐标系下的交流分量可由dqn轴坐标系下的直流分量与变换矩阵T的逆矩阵的乘积表示。为了消除dqn轴坐标系中交流振荡信号，可构建如图 6所示的解耦单元。其中，直流分量
 |
| 图 6 解耦单元模型 |
| 图选项 |
若取n=1，m=-1，且V1=V-1=U=Um/2，φ1=φ-1=φ，则式(4) 变为
| $\begin{array}{*{20}{c}}{{\mathit{\boldsymbol{v}}_{\left( {\alpha \beta } \right)}} = \left[{\begin{array}{*{20}{c}}{{v_\alpha }}\\{{v_\beta }}\end{array}} \right] = \mathit{\boldsymbol{v}}_{\left( {\alpha \beta } \right)}^1 + \mathit{\boldsymbol{v}}_{\left( {\alpha \beta } \right)}^{ - 1} = }\\{U\left[\begin{array}{l}\cos \left( {\omega t + \varphi } \right)\\\sin \left( {\omega t + \varphi } \right)\end{array} \right] + U\left[\begin{array}{l}\cos \left( {-\omega t-\varphi } \right)\\\sin \left( {-\omega t - \varphi } \right)\end{array} \right] = }\\{\left[{\begin{array}{*{20}{c}}{{U_m}\cos \left( {\omega t + \varphi } \right)}\\0\end{array}} \right].}\end{array}$ | (5) |
为抑制谐波的影响，文[14]还提出一种解耦多同步坐标系下的锁相环(decoupled multiple synchronous reference frame PLL, DMSRF-PLL)方法。这些方法虽然可以有效抑制基波负序分量和谐波分量的影响，但结构比较复杂，计算量较大，同时新增的低通滤波器会降低动态响应速度。
2.2.3 基于复系数传递函数的PLL为实现静止坐标系中交流分量的零误差跟踪，可以采用谐振控制器。谐振控制器可在谐振频率处产生无穷大增益，且不引入相角偏差，而在其他频率处则表现出较大的衰减特性。但是常规的谐振控制器不具有识别正、负频率的选频特性，为此，针对电网不对称工况，文[15]提出一种基于复系数传递函数(complex coefficient transfer function, CCF)的锁相环(CCF-Based PLL)，其结构如图 7所示。
 |
| 图 7 基于复系数传递函数的锁相环 |
| 图选项 |
若三相不对称电网电压基波正序分量的频率为+ω0，而基波负序分量的频率为-ω0，通过引入正序复系数传递函数ωc/(s-jω0+ωc)和负序复系数传递函数ωc/(s+jω0+ωc)，谐振频率分别为+ω0和-ω0，分别用来提取电网基波正序分量和基波负序分量，就可在两相静止αβ坐标系中实现电网基波正、负序分量的准确分离，从而借助锁相环实现同步信号的快速准确提取。
基于复系数传递函数的思路，文[16]还将正弦幅值积分器(sinusoidal amplitude integrator，SAI)反馈环引入常规SRF-PLL中，提出了一种新的基于正弦幅值积分器锁相环(SAI-based PLL)。相比大多数不对称工况下的同步提取方案，CCF-based PLL和SAI-based PLL均具有结构简单、运算量小的特点。而根据式(5)，若将单相电网电压等效为三相系统αβ坐标系下的基波正序分量和基波负序分量之和，同样可以利用CCF-based PLL和SAI-based PLL实现单相电网电压的检测。
3 锁相环算法中存在的问题及解决方法由于实际电网往往处于三相不平衡、谐波干扰、频率波动、相角突变等非理想工况下，这些因素都将对锁相环的检测效果造成负面影响。
3.1 频率自适应问题对于三相系统，电网电压的检测往往在同步参考坐标系下进行，而同步坐标系的旋转角度来自于后级锁相环的输出，因此其频率的跟踪具有自适应性，在实际电网频率波动不大的情况下都能满足同步要求。
对于单相系统，采用锁频环[7]或静止参考坐标系下增强型锁相环[9]可以实现频率跟踪。而在同步参考坐标系下，如图 5所示，要实现频率跟踪，PLL输出的频率/相位不仅要为Park变换提供旋转角度，同时还要为QSG提供中心频率，对QSG的参数设计和数字实现就提出了更高的要求[12]。此外，在同步参考坐标系下，还可按照式(5) 进行等效变换，利用节2.2.2所述方法实现单相电网电压信号的频率自适应跟踪。
3.2 谐波与三相不平衡性的抑制根据对称分量法，三相不对称系统中的电压可分解为正序分量、负序分量和零序分量，而基波负序分量由于频率较低，势必会对同步信号的提取产生较大的负面影响。针对这种不对称工况下的电网，****们相继提出了多种同步信号提取方法，如基于瞬时对称分量(instantaneous symmetrical component, ISC)法的单同步参考坐标系锁相环[17]、延时信号相消法(delayed signal cancellation, DSC)[18]、解耦双同步坐标系锁相环(DDSRF-PLL)[13]、基于复系数传递函数锁相环(CCF-based PLL)[15]和基于正弦幅值积分器锁相环(SAI-based PLL)[16]等。在此基础上，为了同时消除基波负序分量和谐波分量的负面影响，已有多种多通道解决方案被提出，如双二阶广义积分器锁相环(double second order generalized integrator PLL、DSOGI-PLL)[19-20]、解耦多同步坐标系下锁相环(DMSRF-PLL)[11]、基于多通道复系数传递函数锁相环(Multiple-CCF-based PLL)[15]、基于多通道正弦幅值积分器锁相环(Multiple-SAI-based PLL)[16]等。这些方法目前都被广泛应用于不对称和存在谐波畸变的三相电网电压同步信号提取中。
由于单相电压可以等效为三相不对称信号，因此上述三相锁相环算法同样适用于单相系统。此外，对于单相系统中的谐波分量，还可采用二阶广义积分器进行滤波抑制。
3.3 直流分量的抑制由于电网暂态故障、传感器的非线性、模拟元件的温漂和零点漂移以及A/D转换误差等因素，在检测电压同步信号时，都会不同程度的引入直流分量[21-22]。当三相输入电压直流分量不对称时，就会在dq轴中产生基波频率的交流分量，很难通过降低带宽来消除，影响同步信号的提取。对于单相系统，若将其等效成不对称三相系统，显然直流分量不对称，采用SOGI-QSG构成的锁相环(如图 5所示)时，将无法消除直流分量的影响。
为解决直流分量对锁相环同步效果的影响，最简单的方法是对输入电网电压信号采用高通滤波器滤波，经过锁相环后再对相位加以补偿，从而得到准确的同步信号。这种方法原理虽然简单，但高通滤波器的加入会降低锁相环的响应速度。为此，文[21]和[23]分别通过引入改进的SOGI-QSG结构和采用正负半周积分的方法来消除直流偏置的影响，但这2种方法只适用于单相PLL系统，难以直接应用于三相PLL。文[24]通过增加积分单元来消除直流分量，可以取得较好的效果，但结构相对复杂，对于电网不对称、畸变工况该方法难以适用。文[25]提出将SOGI和线性Kalman滤波器结合起来的SOGI-LKF方案来消除直流分量和谐波分量，但该方法的收敛速度依赖于Kalman滤波器的合理配置，且该方案动态效果不理想。文[22]以SRF-PLL为基础，在dq输出信号中加入正弦幅值积分器，实现了dq轴分量中的直流和交流分量的分离，有效消除了直流分量和非理想工况的影响，准确提取出基波同步信号。
3.4 相角突跳变的抑制由于负载或雷电等因素的影响，电网电压相角突跳变时有发生。此外，在锁相环的起始工作阶段，锁相环中积分器的状态与电网初始相角不一致，也会产生类似相角突跳变的现象。对于PLL系统，由于输出频率和相角处于同一回路，相角突变必然会引起频率波动，这对于大多数负载都是不允许的；同时，输出幅值也受相角突变的影响，出现长时间持续振荡的现象。为此，文[26]中引入了自适应积分系数Ki，当检测到的相角误差较小时，使Ki增大，加快系统响应速度；而当相角误差较大时，使Ki减小，从而减小相角突变对输出频率的影响，系统振荡减小，但响应速度减慢。文[27]中，针对三相PLL系统，通过增加前馈环节，实时计算出相角误差，并以此替代锁相环中的中心频率ωc，可以克服相角跳变的影响。但由于需要新增Park变换和低通滤波器，且要计算反正切函数，运算量增大，实现较为复杂。针对SRF-PLL中的相角突跳变问题，文[28]提出根据PLL中PD输出量υd的正负，确定当前相角检测误差Δθ所在象限，再通过一个“相角+π”校正单元可将相角误差从第2或3象限改变到第4或第1象限，使PLL快速达到平衡点。该方法能有效减小PLL的输出振荡，提高响应速度，且几乎不增加计算量，适用于所有SRF-PLL系统。
4 总结与展望并网功率变换器的控制需要检测电网电压同步信号，即幅值、相位与频率等信息。一种好的同步信号提取方法必需具备以下特点：1) 在电网电压不对称、含有谐波、含有直流分量、频率偏移以及相位突跳变等非理想情况下仍然能够快速准确地提取出同步信号；2) 结构简单、计算量小、数字实现方便。本文对电网电压同步信号提取方法的研究现状进行了总结，随着电能质量标准越来越严格以及并网变换器控制要求的提高，同步信号提取方法正在向着准确性高、响应速度快、鲁棒性强的方向发展。
参考文献
| [1] | Journal of Central South University(Science and Technology), 41(2):649-654.-->阳同光, 桂卫华. 电网不平衡情况下并网逆变器控制策略综述[J]. 电工技术学报, 2015, 30(14): 241–246.YANG Tongguang, GUI Weihua. An overview on control strategies of grid-connected inverter under unbalanced voltage conditions[J]. Transactions of China Electrotechnical Society, 2015, 30(14): 241–246. DOI:10.3969/j.issn.1000-6753.2015.14.033(in Chinese) |
| [2] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Floyd M G. Phase Lock Techniques[M]. New York: Wiley, 1979. |
| [3] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Geng H, Xu D, Wu B. A novel hardware-based all-digital phase-locked loop applied to grid-connected power converters[J]. IEEE Transactions on Industrial Electronics, 2011, 58(5): 1737–1745. DOI:10.1109/TIE.2010.2053338 |
| [4] | Journal of Central South University(Science and Technology), 41(2):649-654.-->孔雪娟, 罗昉, 彭力, 等. 基于周期控制的逆变器全数字锁相环的实现和参数设计[J]. 中国电机工程学报, 2007, 27(1): 60–64.KONG Xuejuan, LUO Fang, PENG Li, et al. Implement and parameter design of DPLL for invertors based on cycle control[J]. Proceedings of the CSEE, 2007, 27(1): 60–64. (in Chinese) |
| [5] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Karimi-Ghartemani M, Karimi H. A filtering technique for three-phase power systems[J]. IEEE Transactions on Instrumentation and Measurement, 2009, 58(2): 389–396. DOI:10.1109/TIM.2008.2003331 |
| [6] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Yazdani D, Bakhshai A, Jain P K. A three-phase adaptive notch filter-based approach to harmonic/reactive current extraction and harmonic decomposition[J]. IEEE Transactions on Power Electronics, 2010, 25(4): 914–923. DOI:10.1109/TPEL.2009.2036621 |
| [7] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Rodríguez P, Luna A, Candela I, et al. Multiresonant frequency-locked loop for grid synchronization of power converters under distorted grid conditions[J]. IEEE Transactions on Industrial Electronics, 2011, 58(1): 127–138. DOI:10.1109/TIE.2010.2042420 |
| [8] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Chung S. A phase tracking system for three phase utility interface inverters[J]. IEEE Transactions on Power Electronics, 2000, 15(3): 431–438. DOI:10.1109/63.844502 |
| [9] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Karimi-Ghartemani M, Iravani M R. A nonlinear adaptive filter for online signal analysis in power systems:Applications[J]. IEEE Transactions on Power Delivery, 2002, 17(2): 617–622. DOI:10.1109/61.997949 |
| [10] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Karimi-Ghartemani M, Iravani M R. Robust and frequency-adaptive measurement of peak value[J]. IEEE Transactions on Power Delivery, 2004, 19(2): 481–489. DOI:10.1109/TPWRD.2004.824764 |
| [11] | Journal of Central South University(Science and Technology), 41(2):649-654.--> Roshan A, Burgos R. A D-Q frame controller for a full-bridge single phase inverter used in small distributed power generation systems[C]//Proceedings of IEEE Applied Power Electronics Conference. Anaheim, CA, USA:IEEE Press, 2007:641-647. |
| [12] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Xiao F R, Dong L, Li L, et al. A frequency-fixed SOGI-based PLL for single-phase grid-connected converters[J]. IEEE Transactions on Power Electronics, 2017, 32(3): 1713–1819. DOI:10.1109/TPEL.2016.2606623 |
| [13] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Rodriguez P, Pou J, Bergas J, et al. Decoupled double synchronous reference frame PLL for power converters control[J]. IEEE Transactions on Power Electronics, 2007, 22(2): 584–592. DOI:10.1109/TPEL.2006.890000 |
| [14] | Journal of Central South University(Science and Technology), 41(2):649-654.-->李珊瑚, 杜雄, 王莉萍, 等. 解耦多同步参考坐标系电网电压同步信号检测方法[J]. 电工技术学报, 2011, 26(12): 183–189.LI Shanhu, DU Xiong, WANG Liping, et al. A grid voltage synchronization method based on decoupled multiple synchronous reference frame[J]. Transactions of China Electrotechnical Society, 2011, 26(12): 183–189. (in Chinese) |
| [15] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Guo X, Wu W, Chen Z. Multiple-complex coefficient-filter-based phase-locked loop and synchronization technique for three phase grid-interfaced converters in distributed utility networks[J]. IEEE Transactions on Industrial Electronics, 2011, 58(4): 1194–1204. DOI:10.1109/TIE.2010.2041738 |
| [16] | Journal of Central South University(Science and Technology), 41(2):649-654.-->杜雄, 王国宁, 孙鹏菊, 等. 采用正弦幅值积分器的电网基波电压同步信号检测[J]. 中国电机工程学报, 2013, 33(36): 104–111.DU Xiong, WANG Guoning, SUN Pengju, et al. Synchronization signal detection for grid fundamental voltage through employing sinusoidal amplitude integrators[J]. Proceedings of the CSEE, 2013, 33(36): 104–111. (in Chinese) |
| [17] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Karimi-Ghartemani M, Iravani M R. A method for synchronization of power electronic converters in polluted and variable-frequency environments[J]. IEEE Transactions on Power Systems, 2004, 19(3): 1263–1270. DOI:10.1109/TPWRS.2004.831280 |
| [18] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Wang Y, Li Y W. Grid synchronization PLL based on cascaded delayed signal cancellation[J]. IEEE Transactions on Power Electronics, 2011, 26(7): 1987–1997. DOI:10.1109/TPEL.2010.2099669 |
| [19] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Golestan S, Monfared M, Freijedo F. Design-oriented study of advanced synchronous reference frame phase-locked loops[J]. IEEE Transactions on Power Electronics, 2013, 28(2): 765–778. DOI:10.1109/TPEL.2012.2204276 |
| [20] | Journal of Central South University(Science and Technology), 41(2):649-654.-->涂娟, 汤宁平. 基于改进型DSOGI-PLL的电网电压同步信号检测[J]. 中国电机工程学报, 2016, 36(9): 2350–2356.TU Juan, TANG Ningping. Synchronizing signal detection for grid voltage based on modified DSOGI-PLL[J]. Proceedings of the CSEE, 2016, 36(9): 2350–2356. (in Chinese) |
| [21] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Hwang S H, Liu L, Li H, et al. DC offset error compensation for synchronous reference frame PLL in single-phase grid-connected converters[J]. IEEE Transactions on Power Electronics, 2012, 27(8): 3467–3471. DOI:10.1109/TPEL.2012.2190425 |
| [22] | Journal of Central South University(Science and Technology), 41(2):649-654.-->杜雄, 刘延东, 孙鹏菊, 等. 消除直流分量影响的并网变流器同步参考坐标系锁相环方法[J]. 电工技术学报, 2013, 28(12): 24–31.DU Xiong, LIU Yandong, SUN Pengju, et al. SRF-PLL method of grid-tied converter for eliminating the influence of DC components[J]. Transactions of China Electrotechnical Society, 2013, 28(12): 24–31. DOI:10.3969/j.issn.1000-6753.2013.12.004(in Chinese) |
| [23] | Journal of Central South University(Science and Technology), 41(2):649-654.--> Ciobotaru M, Teodorescu R, Agelidis V G. Offset rejection for PLL based synchronization in grid-connected converters[C]//Proceedings of IEEE Applied Power Electronics Conference, Austin, TX, USA:IEEE Press, 2008:1611-1617. |
| [24] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Karimi-Ghartemani M, Khajehoddin S A, Jain P K, et al. Addressing DC component in PLL and notch filter algorithms[J]. IEEE Transactions on Power Electronics, 2012, 27(1): 78–86. DOI:10.1109/TPEL.2011.2158238 |
| [25] | Journal of Central South University(Science and Technology), 41(2):649-654.--> Md Shamim R, Ciobotaru M, Agelidis V G. Grid voltage offset and harmonics rejection using second order generalized integrator and Kalman filter technique[C]//Proceedings of IEEE Power Electronics and Motion Control Conference. Harbin, China:IEEE Press, 2012:104-111. |
| [26] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Karimi-Ghartemani M, Khajehoddin S A, Jain P K, et al. Problems of startup and phase jumps in PLL systems[J]. IEEE Transactions on Power Electronics, 2012, 27(4): 1830–1838. DOI:10.1109/TPEL.2011.2169089 |
| [27] | Journal of Central South University(Science and Technology), 41(2):649-654.-->Liccardo F, Marino P, Raimondo G. Robust and fast three-phase PLL tracking system[J]. IEEE Transactions Industrial Electronics, 2011, 58(1): 221–231. DOI:10.1109/TIE.2010.2044735 |
| [28] | Journal of Central South University(Science and Technology), 41(2):649-654.-->文武松, 张颖超, 王璐, 等. 解耦双同步坐标系下单相锁相环技术[J]. 电力系统自动化, 2016, 40(20): 114–120.WEN Wusong, ZHANG Yingchao, WANG Lu, et al. Phase-locked loop technology for single-phase system in decoupled double synchronous reference frame[J]. Automation of Electric Power Systems, 2016, 40(20): 114–120. DOI:10.7500/AEPS20151208010(in Chinese) |
