姓名：李兆麟
职称：教授
邮箱：lzl73@mail.tsinghua.edu.cn
教育背景工学学士（半导体物理与器件），哈尔滨工业大学，中国，1994
工学博士（计算机系统结构），哈尔滨工业大学，中国，2000
社会兼职清华大学移动计算研究中心副主任（2011年-）
电子元器件技术专家（2012年-）
十三五科技创新基础研究领域专家（2015年-）
研究领域计算机系统结构、众核处理器、智能处理器
研究概况本人承担了国家自然科学基金、863计划、“核高基”国家重大科技专项、自主科研、创新基金、FIT基金等20多项课题，在IEEE TPDS、IEEE TVLSI等期刊和国际会议上发表100多篇论文，授权发明专利10项，制定1项行业标准和10项国家标准，编著教材1部，科研成果已应用在多个装备与专项工程，社会经济效益显著。主要研究成果如下：
1、在众核处理器性能优化方面，提出了多种面向VLIW多核流架构的高运算单元利用率编译优化技术和运算单元利用率感知的核心映射调度方法，优化了核心运算单元的利用率，显著提升了处理器性能，降低了处理器功耗，解决了基于片上网络的众核处理器高性能低功耗编译优化的技术难题。
2、在异构多核处理器架构方面，提出了一种面向多模复合信息处理的异构多核处理器架构，首次实现了一款领域功能优化与计算资源重构融合的处理器器件，解决了单芯片实现多模信息实时处理与计算密集型算法动态优化的技术难题。
3、在并发软件开发方面，提出了一种基于超微内核和计算阵列引擎的多任务协同开发方法，首次实现了一个面向异构多核架构的可配置软件开发工具，解决了异构多核通信、分布式内存管理、跨核任务调度等技术难题。
研究课题
创新特区专项课题：神经拟态计算（2017-2019）
核高基国家重大科技专项课题：新一代高速光纤总线控制器（2015-2019）
自主科研项目：单片多DSP芯片产业化的关键技术研究（2010-2012）
预研项目：异构多处理器高速互联技术研究（2009-2010）
核高基国家重大科技专项课题：面向应用的信息处理与控制SoC（2008-2012）
FIT基金：异构多核关键技术的研究（2008-2010）
创新基金项目：片上网络的关键技术研究（2005-2007）
863项目：动中通芯片设计（2005-2006）
自然科学基金项目：系统芯片测试关键技术（2002-2005）
奖励与荣誉中国电子学会技术发明一等奖——系统信息集成处理技术（2017年）
国家级精品课（合讲实验探究课）（2009年）
学术成果[1] Mingyu Wang, Zhaolin Li. An area- and energy-efficient hybrid architecture for floating-point FFT computations. Microprocessors and Microsystems, 2019, Vol.65, No.3, 14-22
[2] Mingyu Wang, Zhaolin Li. A Spatial and Temporal Locality-Aware Adaptive Cache Design With Network Optimization for Tiled Many-Core Architectures，IEEE Transactions on Very Large Scale Integration Systems，2017, Vol25, No.9, p2419-2433
[3] Shan Cao, Salcic Zoran, Zhaolin Li, Shaojun Wei, Yingtao Ding. Temperature-aware multi-application mapping on network-on-chip based many-core systems, Microprocessors and Microsystems, 2016, Vol.46, No.10, 149-160
[4] Wang Mingyu, Wang Fang, Wei Shaojun, Li Zhaolin. A pipelined area-efficient and high-speed reconfigurable processor for floating-point FFT/IFFT and DCT/IDCT computations, Microelectronics Journal, 2016, Vol.47, No.1, p19-30
[5] Chen ZhiXiang,Li ZhaoLin, Cao Shan, Wang Fang, Zhou Jie. Schedule refinement for homogeneous multi-core processors in the presence of manufacturing-caused heterogeneity, Frontiers of Information Technology and Electronics Engineering, 2015, Vol.16, No.12, p 1018-1033
[6] Guoyue Jiang, Zhaolin Li, Fang Wang, Shaojun Wei. A low-latency and low-power hybrid scheme for on-chip networks. IEEE Transactions on Very Large Scale Integration Systems, 2015, Vol.23, No.4, p664-677
[7] Guoyue Jiang, Zhaolin Li, Fang Wang, Shaojun Wei. Mapping of Embedded Applications on Hybrid Networks-on-Chip with Multiple Switching Mechanisms. IEEE Embedded Systems Letters, 2015, Vol.7, No.2, p59-62
[8] Shan Cao, Zhaolin Li, Fang Wang, Shaojun Wei. Compiler-assisted leakage- and temperature-aware instruction-level VLIW scheduling. IEEE Transactions on Very Large Scale Integration Systems, 2014, Vol.22, No.6, p1416-1428
[9] Guoyue Jiang, Zhaolin Li, Fang Wang, Shaojun Wei. A high-utilization scheduling scheme of stream programs on clustered VLIW stream architectures. IEEE Transactions on Parallel and Distributed Systems, 2014, Vol.25, No.4, p840-850
[10] Cao Shan, Li Zhaolin, Wang Fang, Wei Shaojun, Energy-efficient stream task scheduling scheme for embedded multimedia applications on multi-issued stream architectures, Journal of Systems Architecture, 2013, Vol.59, No.4-5, p187-201