基于FPGA的SSD目标检测硬件加速器设计

谢豪¹, 曹健^1,?, 李普¹, 赵雄波², 张兴^1,?

1. 北京大学软件与微电子学院, 北京 1026002. 北京航天自动控制研究所, 北京 100854

收稿日期:2022-01-13修回日期:2022-06-07出版日期:2022-11-20发布日期:2022-11-20
通讯作者:曹健, E-mail: caojian(at)ss.pku.edu.cn, 张兴, E-mail: zhx(at)pku.edu.cn

基金资助:国家自然科学基金(U20A20204)资助

A Hardware Accelerator for SSD Object DetectionAlgorithm Based on FPGA

XIE Hao¹, CAO Jian^1,?, LI Pu¹, ZHAO Xiongbo², ZHANG Xing^1,?

1. School of Software & Microelectronics, Peking University, Beijing 1026002. Beijing Aerospace Automatic Control Institute, Beijing 100854

Received:2022-01-13Revised:2022-06-07Online:2022-11-20Published:2022-11-20
Contact:CAO Jian, E-mail: caojian(at)ss.pku.edu.cn, ZHANG Xing, E-mail: zhx(at)pku.edu.cn

摘要/Abstract

摘要： 设计了一种基于FPGA的目标检测算法的硬件加速器, 采用循环分块和循环展开的方式来优化卷积池化循环, 可以以任意并行度进行卷积和池化计算。使用一种基于AXI总线的数据重排序方式, 在不带来额外硬件资源开销的情况下, 对特征图进行重排序, 可以降低数据传输时间。将该硬件加速器部署至Xilinx ZCU 102开发板进行验证, 结果表明SSD算法前向推理性能为534.72 GOPS, 推理时间为113.81 ms。

引用本文

谢豪, 曹健, 李普, 赵雄波, 张兴. 基于FPGA的SSD目标检测硬件加速器设计[J]. 北京大学学报自然科学版, 2022, 58(6): 1015-1022.
XIE Hao, CAO Jian, LI Pu, ZHAO Xiongbo, ZHANG Xing. A Hardware Accelerator for SSD Object DetectionAlgorithm Based on FPGA[J]. Acta Scientiarum Naturalium Universitatis Pekinensis, 2022, 58(6): 1015-1022.





PDF全文下载地址:

http://xbna.pku.edu.cn/CN/article/downloadArticleFile.do?attachType=PDF&id=3806