基于ARM+FPGA异构平台的目标检测加速模块设计与实现

李放¹, 曹健^1,?, 李普¹, 谢豪¹, 赵雄波², 王源^3,?, 张兴^1,?

1. 北京大学软件与微电子学院, 北京 1026002. 北京航天自动控制研究所, 北京 1000703. 北京大学集成电路学院, 北京 100871

收稿日期:2021-12-20修回日期:2022-05-18出版日期:2022-11-20发布日期:2022-11-20
通讯作者:曹健, E-mail: caojian(at)ss.pku.edu.cn, 王源, E-mail: wangyuan(at)pku.edu.cn,张兴, E-mail: zhx(at)pku.edu.cn

基金资助:国家重点研发计划项目(2018YFE0203801)资助

Design and Implementation of Object Detection Acceleration ModuleBased on an ARM+FPGA Heterogeneous Platform

LI Fang¹, CAO Jian^1,?, LI Pu¹, XIE Hao¹, ZHAO Xiongbo², WANG Yuan^3,?, ZHANG Xing^1,?

1. School of Software & Microelectronics, Peking University, Beijing 1026002. Beijing Aerospace Automatic Control Institute, Beijing 1000703. School of Integrated Circuits, Peking University, Beijing 100871

Received:2021-12-20Revised:2022-05-18Online:2022-11-20Published:2022-11-20
Contact:CAO Jian, E-mail: caojian(at)ss.pku.edu.cn, WANG Yuan, E-mail: wangyuan(at)pku.edu.cn,ZHANG Xing, E-mail: zhx(at)pku.edu.cn

摘要/Abstract

摘要： 为解决基于深度学习目标检测模型规模大、在边缘设备上难以部署的问题, 以YOLO目标检测模型为例, 设计实现基于ARM+FPGA异构平台的目标检测加速模块。该系统使用剪枝、量化后的压缩模型, 在FPGA实现神经网络前向推理加速, 在ARM中实现加速器调度。实验结果表明, 部署至Xilinx ZCU102开发板上, 该模块在200 MHz工作频率下, 平均计算性能达到425.8 GOP/s, 推理压缩模型速度达到30.3 fps, 模块功耗为3.56 W, 证明该加速模块具备可配置性。

引用本文

李放, 曹健, 李普, 谢豪, 赵雄波, 王源, 张兴. 基于ARM+FPGA异构平台的目标检测加速模块设计与实现[J]. 北京大学学报自然科学版, 2022, 58(6): 1035-1041.
LI Fang, CAO Jian, LI Pu, XIE Hao, ZHAO Xiongbo, WANG Yuan, ZHANG Xing. Design and Implementation of Object Detection Acceleration ModuleBased on an ARM+FPGA Heterogeneous Platform[J]. Acta Scientiarum Naturalium Universitatis Pekinensis, 2022, 58(6): 1035-1041.





PDF全文下载地址:

http://xbna.pku.edu.cn/CN/article/downloadArticleFile.do?attachType=PDF&id=3808