导师介绍
姓名 叶靖 性别 男
联系方式 yejing@ict.ac.cn 职称 副研究员
研究方向 集成电路安全与测试

个人介绍
简历:
2018年10月 — 今：中科院计算所，计算机体系结构国家重点实验室，副研究员
2014年7月 — 2018年10月：中科院计算所，计算机体系结构国家重点实验室，助理研究员
2008年9月 — 2014年6月：中科院计算所，计算机体系结构国家重点实验室，博士
2004年9月 — 2008年6月：北京大学，信息科学技术学院，微电子系，学士
其他个人主页链接：http://www.carch.ac.cn/~yejing/

研究方向:
集成电路安全与测试

社会任职:
[1] 2018，中国计算机学会容错计算专业委员会，助理秘书长
[2] 2018，10th CTC（中国测试学术会议），组委会主席
[3] 2018，27th IEEE ATS (Asian Test Symposium)，Tutorial Chair
[4] 2018，第三届全国硬件安全论坛，程序主席
[5] 2017，第二届全国硬件安全论坛，论坛主席
[6] 2016，第一届全国硬件安全论坛，发起人、程序主席

获奖及荣誉:
[1] 2017，高性能处理器测试验证与片上容错技术及应用，北京市科学技术奖二等奖
[2] 2014，Multiple-Fault-Oriented Fault Diagnosis for Digital Integrated Circuits，IEEE TTTC's E. J. McCluskey Doctoral Thesis Award Semi-Final Second Place（IEEE测试技术委员会E. J. McCluskey博士论文奖亚洲赛区第二名）
[3] 2014，中科院院长优秀奖
[4] 2014，中科院优秀毕业生

代表论著:
期刊文章:
[1] Jing Ye, Qingli Guo, Yu Hu, Xiaowei Li, "Deterministic and Probabilistic Diagnostic Challenge Generation for Arbiter Physical Unclonable Function," IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems (TCAD), accepted, 2018
[2] Jing Ye, Yu Huang, Yu Hu, Wu-Tung Cheng, Ruifeng Guo, Liyang Lai, Ting-Pu Tai, Xiaowei Li, Weipin Changchien, Daw-Ming Lee, Ji-Jan Chen, Sandeep C. Eruvathi, Kartik K. Kumara, Charles Liu, Sam Pan, "Diagnosis and Layout Aware (DLA) Scan Chain Stitching," IEEE Transactions on Very Large Scale Integration Systems (TVLSI), pp. 466-479, 2015
[3] Jing Ye, Yu Hu, Xiaowei Li, Wu-Tung Cheng, Yu Huang, Huaxing Tang, "Diagnose Failures Caused by Multiple Locations At-a-Time," IEEE Transactions on Very Large Scale Integration Systems (TVLSI), pp. 824-837, 2014
[4] Yu Hu, Jing Ye, Zhiping Shi, Xiaowei Li, "LAPS: Layout-Aware Path Selection for Post-Silicon Timing Characterization," IEICE Transactions on Information and Systems (TIS), pp. 323-331, 2017
[5] Weina Lu, Yu Hu, Jing Ye, Xiaowei Li, "Going Cooler with Timing-Constrained TeSHoP: A Temperature Sensing-Based Hotspot-Driven Placement Technique for FPGAs," IEEE Transactions on Very Large Scale Integration Systems (TVLSI), pp. 2525-2537, 2017
[6] Xiaowei Li, Guihai Yan, Jing Ye, Ying Wang, "Fault Tolerance On-Chip: A Reliable Computing Paradigm Using Self-test, Self-diagnosis, and Self-repair (3S) Approach," Science China Information Sciences (SCIS), pp. 1-17, 2017
[7] Bing Li, Yu Hu, Ying Wang, Jing Ye, Xiaowei Li, "Power-Utility-Driven Write Management for MLC PCM," ACM Journal on Emerging Technologies in Computing Systems (JETC), pp. 50:1-50:22, 2017
专利：
[1] 叶靖，胡瑜，郭青丽，龚越，李晓维，“模糊输入输出的强物理不可克隆函数，”中国，ZL1.1，2018-8-28
[2] 叶靖，胡瑜，李晓维，“一种CPU+FPGA集成芯片的强PUF认证方法及系统，”中国，ZL5.3，2018-5-31
[3] 叶靖，胡瑜，李晓维，“一种集成电路故障诊断系统及方法，”中国，ZL4.2，2011-11-16
[4] 李晓维，胡瑜，叶靖，“一种高稳定性的强物理不可克隆函数电路及其设计方法，”中国，ZL0.7，2018-5-31
[5] 黄柯衡，叶靖，胡瑜，李晓维，“一种适用于FPGA的可靠性评估方法和装置，”中国，ZL7.0，2017-4-12
[6] Wu-Tung Cheng, Ruifeng Guo, Yu Huang, Liyang Lai, Etienne Racine, Martin Keim, Ronald Press, Jing Ye, Yu Hu, "Test Access Architecture for Stacked Memory and Logic Dies," United States, US**B1, 2017-6-27
[7] Wu-Tung Cheng, Ruifeng Guo, Yu Huang, Liyang Lai, Jing Ye, Yu Hu, "Test Architecture for Characterizing Interconnects in Stacked Designs," United States, US**B2, 2016-5-10

承担科研项目情况:
[1] 2018/01-2020/12：国家自然科学基金，青年科学基金项目，**，强物理不可克隆函数的攻防检研究，项目负责人
[2] 2015/1-2016/12：计算机体系结构国家重点实验室创新项目，CARCH2604，物理不可克隆函数的抗攻击设计，项目负责人
[3] 2016/01-2020/12：国家自然科学基金，重点项目，**，集成电路安全隐患检测的理论与方法，执行负责人，（项目负责人：李晓维）
[4] 2014/01-2017/12：国家自然科学基金，面上项目，**，基于硅通孔的三维集成电路故障诊断，执行负责人，（项目负责人：李晓维）

学科类别:

所属部门:
计算机体系结构国家重点实验室
专家类别:
副高
****入选时间:

百人入选时间:

其他备注:
硕导计算机系统结构
其他备注2:

其他备注3: