基本信息
叶笑春男硕导中国科学院计算技术研究所
电子邮件： yexiaochun@ict.ac.cn
通信地址： 北京市海淀区北清路中关村环保科技园中科院计算所新主楼3层
邮政编码： 100095

研究领域众核处理器体系结构、高性能计算、高通量计算

招生信息
招生专业081201-计算机系统结构
081203-计算机应用技术
081202-计算机软件与理论

招生方向众核处理器结构
并行算法
大数据处理


教育背景2004-09--2010-07中国科学院计算技术研究所工学博士

学历研究生

学位工学博士

工作经历


工作简历2014-10~现在,中国科学院计算技术研究所,副研究员
2010-07~2014-09,中国科学院计算技术研究所,助理研究员

社会兼职

教授课程

专利与奖励
奖励信息（1） 北京市科学技术奖, 二等奖, 省级, 2013

专利成果（ 1 ） 一种虚拟资源分配方法及装置, 发明, 2013, 第 4 作者, 专利号: CN5.X
（ 2 ） 内存访问处理方法、装置及系统, 发明, 2013, 第 4 作者, 专利号: CN5.0
（ 3 ） 一种访问数据缓存的方法和处理器, 发明, 2013, 第 4 作者, 专利号: CN8.3
（ 4 ） 基于多内核处理器的一致性处理方法和装置, 发明, 2013, 第 3 作者, 专利号: CN0.3
（ 5 ） 一种众核系统的任务管理方法和装置, 发明, 2013, 第 4 作者, 专利号: CN1.7
（ 6 ） 一种实时多任务调度方法和装置, 发明, 2012, 第 2 作者, 专利号: CN9.7
（ 7 ） 一种基于缓存感知的确定待迁移任务的方法和装置, 发明, 2012, 第 4 作者, 专利号: CN9.X
（ 8 ） 并行模拟多个处理器的方法及系统、调度器, 发明, 2011, 第 3 作者, 专利号: CN8.X
（ 9 ） 并行模拟多个处理器的方法及系统、调度器, 发明, 2011, 第 3 作者, 专利号: CN7.2
（ 10 ） 对状态寄存器进行重命名的方法和使用该方法的处理器, 发明, 2006, 第 1 作者, 专利号: CN8.0
（ 11 ） METHOD, SYSTEM, AND SCHEDULER FOR SIMULATING MULTIPLE PROCESSORS IN PARALLEL, 发明, 2013, 第 3 作者, 专利号: US13/584332
（ 12 ） 12.METHOD AND SYSTEM FOR SIMULATING MULTIPLE PROCESSORS IN PARALLEL AND SCHEDULER, 发明, 2013, 第 3 作者, 专利号: US14/142567
（ 13 ） Real-Time Multi-Task Scheduling Method and Apparatus, 发明, 2015, 第 2 作者, 专利号: US14/730425
（ 14 ） 一种多目的数据传输网路路由装置、方法、芯片、路由器, 发明, 2016, 第 3 作者, 专利号: CN9.6
（ 15 ） 一种无回边数据流循环方法、系统、装置、芯片, 发明, 2016, 第 3 作者, 专利号: CN9.1
（ 16 ） 众核处理器片上访存距离优化的方法及其装置, 发明, 2016, 第 3 作者, 专利号: CN3.0
（ 17 ） 一种字符操作加速方法及装置, 发明, 2016, 第 3 作者, 专利号: 2.X
（ 18 ） 一种异常事件自动推送及基于历史操作的监控方法及系统, 发明, 2016, 第 2 作者, 专利号: 0.5
（ 19 ） 一种面向多地址共享数据路由包的新型片上路由器、路由方法、芯片, 发明, 2017, 第 4 作者, 专利号: 5.1
（ 20 ） 一种基于检测帧的视频监控系统故障识别、定位及告警系统及方法, 发明, 2017, 第 3 作者, 专利号: 2.7
（ 21 ） 一种应用于三角矩阵与矩阵乘法的加速装置的设计, 发明, 2017, 第 4 作者, 专利号: 4.X
（ 22 ） 一种流式数据流结构关键路径加速方法?、装置、芯片, 发明, 2017, 第 4 作者, 专利号: 6.6


出版信息
发表论文（1）一种面向科学计算的数据流优化方法,计算机学报,2016,第2作者
（2）一种缓存数据流信息的处理器前端设计,计算机研究与发展,2016,第3作者
（3）基于数据流块的空间指令调度,计算机研究与发展,2016,第3作者
（4）众核处理器片上网络的层次化全局自适应路由机制,计算机研究与发展,2016,第3作者
（5）On the Properties of Data Migration Based on Topology Pattern Keeping on Cache Hierarchy,IGSC,2016,第5作者
（6）A Percolation Data Migration Schema in A Hybrid Cache Hierarchy,IGSC,2016,第5作者
（7）An Energy-efficient Bandwidth Allocation Method for Single-chip Heterogeneous Processor,IGSC,2016,第3作者
（8）A Framework for Energy-efficient Optimization on Multi-Cores,IGSC,2016,第2作者
（9）Memory Partition for SIMD in Streaming Dataflow Architectures,IGSC,2016,第2作者
（10）ACCC: An Acceleration Mechanism for Character Operation based on Cache Computing in Big Data Applications,HPCC,2016,第4作者
（11）An Optimization of Dataflow Architectures for Scientific Applications,PACT,2016,第2作者
（12）Thread ID Based Power Reduction Mechanism for Multi-thread Shared Set-associative Caches,IGSC,2015,第4作者
（13）BDSim:面向大数据应用的组件化高可配并行模拟框架,计算机学报,2015,第2作者
（14）MACT：高通量众核处理器离散访存请求批量处理机制,计算机研究与发展,2015,第2作者
（15）EOFDM: 一种面向众核架构的最低能耗搜索方法,计算机研究与发展,2015,第4作者
（16）Statistical Interconnect Crosstalk Noise Model and Analysis for Process Variations,Chinese Journal of Electronics,2015,第4作者
（17）Efficiently and Completely Verifying Synchronized Consistency Models,International Symposium on Automated Technology for Verification and Analysis (ATVA),2014,第3作者
（18）Optimizing MapReduce with Low Memory Requirements for Shared-Memory Systems,IEEE/ACIS International Conference on Software Engineering, Artificial Intelligence, Networking and Parallel/Distributed Computing,2014,第4作者
（19）MALK：一种高效处理大规模键值的MapReduce框架,计算机研究与发展,2014,第3作者
（20）SimICT: A Fast and Flexible Framework for Performance and Power Evaluation of Large-Scale Architecture,International Symposium on Low Power Electronics and Design (ISLPED),2013,第1作者
（21）An Efficient Parallel Mechanism for Highly-Debuggable Multicore Simulator,International Conference on Advanced Parallel Processing Technology (APPT),2013,第1作者
（22）Low Execution Efficiency: When General Multi-Core Processor Meets Wireless Communication Protocol,IEEE International Conference on High Performance Computing and Communications (HPCC),2013,第4作者
（23）A Path-Adaptive Opto-electronic Hybrid NoC for Chip Multi-processor,IEEE International Symposium on Parallel and Distributed Processing with Aplications (ISPA),2013,第3作者
（24）Godson-T: An Efficient Many-Core Processor Exploring Thread-Level Parallelism,IEEE Micro,2012,第4作者
（25）CRAW/P: A Workload Partition Method for the Efficient Parallel Simulation of Manycores,Euro-par,2012,第3作者
（26）Auto-Tuning GEMV on Many-Core GPU,IEEE International Conference on Parallel and Distributed Systems (ICPADS),2012,第4作者
（27）PartitionSim: A Parallel Simulator for Many-cores,HPCC,2012,第3作者
（28）ALWP: A Workload Partition Method for the Efficient Parallel Simulation of Manycores,HPCC,2012,第3作者
（29）High-Efficient Architecture of Godson-T Many-Core Processor,In Proceedings of 23rd Symposium on Hot Chips,2011,第4作者
（30）LU分解在众核结构仿真器上的指令级调度研究,系统仿真学报,2011,第4作者
（31）High Performance Comparison-Based Sorting Algorithm on Many-Core GPUs,International Parallel and Distributed Processing Symposium (IPDPS),2010,第1作者
（32）蛋白质序列比对算法在众核结构上的并行与优化,软件学报,2010,第1作者
（33）A Fast Linear-Space Sequence Alignment Algorithm with Dynamic Parallelization Framework,International Conference on Computer and Information Technology (CIT),2009,第1作者
（34）通用处理器的高带宽访存流水线研究,计算机学报,2009,第4作者
（35）Efficient Parallelization of a Protein Sequence Comparison Algorithm on Manycore Architecture,International Conference on Parallel and Distributed Computing, Applications and Technologies (PDCAT),2008,第1作者
（36）众核处理器中使用写掩码实现混合写回/写穿透策略,计算机学报,2008,第2作者

发表著作（ 1 ） 并行计算机组成与设计,Parallel Computer Organization and Design,机械工业出版社,2017-05,第2作者


科研活动
科研项目（ 1 ） E级超级计算机新型体系结构及关键技术路线研究, 参与,国家级,2015-01--2016-12
（ 2 ） 数据并行与线程并行合一的可伸缩处理器, 参与,国家级,2014-01--2018-12
（ 3 ） 千线程并行众核CPU体系结构和支撑技术研究, 参与,国家级,2014-01--2016-12
（ 4 ） 处理器性能评估模型技术合作项目, 参与,院级,2014-01--2017-12
（ 5 ） 面向科学计算的数据流加速结构研究, 主持,市地级,2016-05--2018-05
（ 6 ） 中国科学院青年创新促进会项目, 主持,部委级,2017-05--2020-12

参与会议

合作情况
项目协作单位

指导学生现指导学生
贾瑞花**