基本信息
许高博男硕导中国科学院微电子研究所
电子邮件： xugaobo@ime.ac.cn
通信地址： 北京市朝阳区北土城西路3号
邮政编码： 100029
部门/实验室：先导中心
研究领域
新型半导体器件及集成电路先导工艺研究





招生信息
招生专业080903-微电子学与固体电子学
085209-集成电路工程

招生方向集成电路工程
集成电路先导工艺技术


教育背景2003-09--2009-07中国科学院微电子研究所工学博士学位
1998-09--2002-07山东大学工学学士学位

学历研究生

学位工学博士


工作经历
工作简历2011-09~现在,中国科学院微电子研究所,副研究员
2009-07~2011-09,中国科学院微电子研究所,助理研究员


教授课程

专利与奖励
奖励信息（1） 中国科学院微电子研究所优秀共产党员, 研究所（学校）, 2016
（2） 中国科学院微电子研究所先进工作者, 研究所（学校）, 2014
（3） 中国科学院微电子器件与集成技术重点实验室优秀员工, 研究所（学校）, 2012

专利成果（ 1 ） 一种隧穿场效应晶体管及其制造方法, 发明, 2011, 第 1 作者, 专利号: CN2.4
（ 2 ） 一种半导体器件的制造方法, 发明, 2011, 第 1 作者, 专利号: CN1.3
（ 3 ） 一种存储器及其制造方法, 发明, 2015, 第 1 作者, 专利号: CNB
（ 4 ） 一种高k栅介质界面优化方法, 发明, 2015, 第 1 作者, 专利号: CNB
（ 5 ） n型半导体器件及其制造方法, 发明, 2015, 第 1 作者, 专利号: CNB
（ 6 ） 一种半导体器件的替代栅集成方法, 发明, 2011, 第 1 作者, 专利号: CN7.8
（ 7 ） 一种互补型金属氧化物半导体场效应晶体管的制备方法, 发明, 2015, 第 3 作者, 专利号: CNB
（ 8 ） P-TYPE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME, 发明, 2014, 第 1 作者, 专利号: US**
（ 9 ） METHOD FOR IMPROVING ELECTRON-BEAM EXPOSURE EFFICIENCY, 发明, 2012, 第 2 作者, 专利号: US**
（ 10 ） 一种半导体结构的制造方法, 发明, 2011, 第 3 作者, 专利号: CN0.9
（ 11 ） CMOS器件及其制造方法, 发明, 2012, 第 3 作者, 专利号: CN4.6
（ 12 ） 超陡倒掺杂沟道的形成方法，半导体器件及其制造方法, 发明, 2012, 第 4 作者, 专利号: CN6.7
（ 13 ） 等平面场氧化隔离结构及其形成方法, 发明, 2012, 第 1 作者, 专利号: CN6.4
（ 14 ） 形成半导体器件替代栅的方法以及制造半导体器件的方法, 发明, 2016, 第 1 作者, 专利号: CNB
（ 15 ） 一种用于PMOS器件的金属栅功函数的调节方法, 发明, 2012, 第 2 作者, 专利号: CNB
（ 16 ） 一种钼铝氮金属栅的制备方法, 发明, 2012, 第 1 作者, 专利号: CNB
（ 17 ） 一种铪硅铝氧氮高介电常数栅介质的制备方法, 发明, 2012, 第 1 作者, 专利号: CNB
（ 18 ） 一种双金属栅功函数的调节方法, 发明, 2012, 第 2 作者, 专利号: CNB
（ 19 ） METHOD FOR INTEGRATION OF DUAL METAL GATES AND DUAL HIGH-K DIELECTRICS IN CMOS DEVICES, 发明, 2014, 第 2 作者, 专利号: US**
（ 20 ） METHOD FOR INTEGRATING REPLACEMENT GATE IN SEMICONDUCTOR DEVICE, 发明, 2013, 第 1 作者, 专利号: US**
（ 21 ） p型半导体器件及其制造方法, 发明, 2013, 第 1 作者, 专利号: CNB
（ 22 ） CMOS DEVICE AND METHOD FOR MANUFACTURING THE SAME, 发明, 2015, 第 3 作者, 专利号: US**
（ 23 ） SEMICONDUCTOR STRUCTURE AND METHOD FOR MANUFACTURING THE SAME, 发明, 2013, 第 3 作者, 专利号: US**
（ 24 ） METHOD FOR MANUFACTURING P-TYPE MOSFET, 发明, 2013, 第 4 作者, 专利号: US**
（ 25 ） METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, 发明, 2015, 第 3 作者, 专利号: US**
（ 26 ） 隧穿场效应晶体管及其制造方法, 发明, 2014, 第 1 作者, 专利号: CN5.0
（ 27 ） METHOD FOR FORMING AND CONTROLLING MOLECULAR LEVEL SiO2 INTERFACE LAYER, 发明, 2014, 第 2 作者, 专利号: US**
（ 28 ） METHOD FOR MANUFACTURING CMOS FET, 发明, 2013, 第 3 作者, 专利号: US**
（ 29 ） METHOD FOR MANUFACTURING N-TYPE MOSFET, 发明, 2015, 第 3 作者, 专利号: US**
（ 30 ） METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, 发明, 2014, 第 2 作者, 专利号: US**
（ 31 ） METHODS FOR MANUFACTURING SEMICONDUCTOR DEVICES, 发明, 2014, 第 3 作者, 专利号: US**
（ 32 ） METHOD FOR MANUFACTUREING P-TYPE MOSFET, 发明, 2014, 第 2 作者, 专利号: US**
（ 33 ） 一种半导体器件的制造方法, 发明, 2014, 第 1 作者, 专利号: CNB
（ 34 ） 一种提高电子束曝光效率的方法, 发明, 2014, 第 2 作者, 专利号: CNB
（ 35 ） 半导体器件的制造方法, 发明, 2014, 第 3 作者, 专利号: CNB
（ 36 ） 隧穿场效应晶体管及其制造方法, 发明, 2015, 第 1 作者, 专利号: CN0.9
（ 37 ） 隧穿场效应晶体管及其制造方法, 发明, 2015, 第 1 作者, 专利号: CN5.0
（ 38 ） 半导体器件制造方法, 发明, 2015, 第 1 作者, 专利号: CN8.4
（ 39 ） 一种半导体器件的替代栅集成方法, 发明, 2016, 第 1 作者, 专利号: CNB
（ 40 ） 一种半导体结构及其制造方法, 发明, 2016, 第 3 作者, 专利号: CNB
（ 41 ） 等平面场氧化隔离结构及其形成方法, 发明, 2016, 第 1 作者, 专利号: CNB
（ 42 ） 半导体器件的制造方法, 发明, 2016, 第 3 作者, 专利号: CNB
（ 43 ） CMOS器件及其制造方法, 发明, 2017, 第 3 作者, 专利号: CN4.6
（ 44 ） 一种栅堆叠及其制造方法, 发明, 2017, 第 1 作者, 专利号: CN8.0
（ 45 ） P型MOSFET的制造方法, 发明, 2018, 第 4 作者, 专利号: CN6.0
（ 46 ） 一种半导体器件及其制造方法, 发明, 2018, 第 3 作者, 专利号: CN3.3
（ 47 ） 一种遂穿场效应晶体管及其制造方法, 发明, 2018, 第 2 作者, 专利号: CN6.4
（ 48 ） 纳米线阵列围栅MOSFET结构及其制作方法, 发明, 2018, 第 4 作者, 专利号: CN6.8
（ 49 ） 垂直纳米线晶体管与其制作方法, 发明, 2018, 第 4 作者, 专利号: CN5.9
（ 50 ） 垂直纳米线晶体管与其制作方法, 发明, 2018, 第 4 作者, 专利号: CN0.0
（ 51 ） 半导体器件与其制作方法, 发明, 2018, 第 4 作者, 专利号: CN7.9
（ 52 ） 量子点器件及其制作方法, 发明, 2018, 第 4 作者, 专利号: CN8.3


出版信息
发表论文（1）High crystal quality strained Si0.5Ge0.5 layer with a thickness of up to 50 nm grown on the three-layer SiGe strain relaxed buffer,Materials Science in Semiconductor Processing,2019,第8作者
（2）FinFET with Improved Subthreshold Swing and Drain Current using 3 nm Ferroelectric Hf0.5Zr0.5O2,IEEE Electron Device Letters,2019,第2作者
（3）Internal Filament Modulation in Low-dielectric Gap Design for Built-in Selector-less Resistive Switching Memory Application,Journal of Physics D: Applied Physics,2018,第8作者
（4）Study of γ-ray irradiation influence on TiN/HfO2 /Si MOS capacitor by C-V and DLTS,Superlattices and Microstructures,2018,第10作者
（5）隧穿场效应晶体管的研究进展,微纳电子技术,2018,通讯作者
（6）Total Ionization Dose Effects on Charge Storage Capability of Al2O3/HfO2/Al2O3 (AHA)-based Charge Trapping Memory (CTM) Cell,Chinese Physics Letters,2018,第3作者
（7）Band-Edge Work Function Obtained by Plasma Doping TiN Metal Gate for nMOS Device Application,IEEE TRANSACTIONS ON ELECTRON DEVICES,2018,第3作者
（8）Beyond SiOx: An Active Electronics Resurgence and Biomimetic Reactive Oxygen Species Production and Regulation from Mitochondrion,Journal of Materials Chemistry C,2018,第5作者
（9）硅基Ⅲ-Ⅴ族纳米线及其若干半导体器件,半导体技术,2017,通讯作者
（10）Total ionizing dose effects and annealing behaviors of HfO2 based MOS capacitor,Science China Information Science,2017,第3作者
（11）Total Ionization Dose Effects on Charge Trapping Memory (CTM) with Al2O3/HfO2/Al2O3 Trilayer Structure,IEEE Transactions on Nuclear Science,2017,第3作者
（12）Attainment of Dual-band Edge Work Function by Using a Single Metal Gate and Single High-k Dielectric Via Ion Implantation for HP CMOS Device,Solid-State Electronics,2016,第2作者
（13）Ion Implanted TiN Metal Gate With Dual-band Edge Work Function and Excellent Reliability for Advanced CMOS Device Applications,IEEE Transactions on Electron Devices,2015,第2作者
（14）Investigation of Key Technologies for Poly-Si/TaN/fLaON/IL SiO2 Gate-Stacks in Advanced Device Applications,IEEE Transactions on Electron Devices,2014,第2作者
（15）Study of Si Green Transistor with an Ultra-shallow Pocket Junction,ECS Transactions,2014,第1作者
（16）Characteristics of HfLaON/SiO2 Gate Stack prepared using Reactive Sputtering,ECS Transactions,2013,第1作者
（17）Characterization of HfSiAlON/MoAlN PMOSFET Fabricated by Using a Novel Gate-Last Process,Chinese Physics Letters,2013,第1作者
（18）A high performance HfSiON/TaN NMOSFET fabricated using a gate-last process,Chinese Physics B,2013,第1作者
（19）CMP-Less Planarization Technology with SOG/LTO Etchback for Low-Cost High-k/Metal Gate-Last Integration,ECS Journal of Solid State Science and Technology,2013,第4作者
（20）HfSiON High-k Layer Compatibility Study with TetraMethyl Ammonium Hydroxide (TMAH) Solution,Electrochemical and Solid-State Letters,2012,第3作者
（21）CMP-less Planarization Technology with SOG/LTO Etchback for Low Cost 70nm Gate-Last Process,ECS Transactions,2011,第4作者
（22）Gallium-incorporated TiN metal gate with band-edge work function and excellent thermal stability for PMOS device applications,IEEE Electron Device Letters,2011,第2作者
（23）Characteristics of HfSiAlON Gate Dielectric Prepared by Physical Vapor Deposition,ECS Transactions,2011,第1作者

发表著作

科研活动
科研项目（ 1 ） 双金属栅CMOS器件的可靠性退化机制及其抑制方法研究, 参与,国家级,2014-01--2016-12
（ 2 ） 离子掺杂高k栅介质/金属栅技术研究及理论分析, 主持,市地级,2015-09--2016-08
（ 3 ） 碳基纳米电子器件与集成, 参与,国家级,2016-07--2021-06
（ 4 ） 高迁移率二维料铟硒及其异质结构的物性、量子输运性质调控和器件应用研究, 参与,国家级,2018-01--2021-12
（ 5 ） FINFET器件研究及制备, 主持,院级,2018-03--2018-11
（ 6 ） 铁电存储器关键器件研究及制备, 主持,院级,2018-12--2019-05
（ 7 ） 新型铁电材料与器件研究及制备, 主持,院级,2018-12--2019-07

参与会议（1）A High-Performance Source-Pocket Tunnel Field-Effect Transistor2019-03-18
（2）CMOS-compatible Hf0.5Zr0.5O2-based Ferroelectric Capacitors for Negative Capacitance and Non-volatile Applications2018-10-31
（3）Study of a novel N-type Tunneling FET with a Si1-xGex/Si hetero-pocket2017-12-06
（4）Built-in Nonlinear Characteristics of Low Power Operating One-Resistor Selector-Less RRAM By Stacking Engineering2017-10-01
（5）Nonlinear Characteristics of Low Power Operating HfOx/SiOx Stacking Selectorless RRAM2017-06-25
（6）FOI FinFET with Ultra-low Parasitic Resistance Enabled by Fully Metallic Source and Drain Formation on Isolated Bulk-Fin2016-12-03
（7）SiGe Selective Epitaxial Growth Process for 22nm Node CMOS and Beyond2014-05-14
（8）Study of Hetero-Tunneling gFET with an Ultra-Shallow Pocket Junction2014-05-14
（9）Study of Si Green Transistor with an Ultra-shallow Pocket Junction 2014-03-16
（10）High-quality HfSiON gate dielectric and its application in a gate-last NMOSFET fabrication2013-06-03
（11）Characteristics of HfLaON/SiO2 Gate Stack prepared using Reactive Sputtering2013-03-17
（12）Characteristics of HfSiAlON Gate Dielectric Prepared by Physical Vapor Deposition2011-03-13


合作情况
项目协作单位

指导学生已指导学生
陶桂龙硕士研究生085209-集成电路工程
现指导学生
李治昊硕士研究生085208-电子与通信工程
田国良硕士研究生080903-微电子学与固体电子学