1、招生信息2、教育背景3、工作经历4、教授课程5、专利与奖励6、出版信息7、科研活动8、合作情况9、指导学生
基本信息
侯锐 男 硕导 计算技术研究所
电子邮件：hourui@ict.ac.cn
通信地址：科学院南路6号
邮政编码：100190


研究领域
招生信息

招生专业 计算机系统结构



招生方向 数据中心服务器，高性能处理器芯片设计，性能分析与优化


教育背景 2003-09--2007-03 中国科学院计算技术研究所 博士
2001-09--2003-07 哈尔滨工业大学 硕士
1997-09--2001-07 哈尔滨工业大学 学士


学历

学位
工作经历

工作简历 2007-04--2011-04 IBM中国研究院 研究员


社会兼职
教授课程
专利与奖励

奖励信息

专利成果
出版信息

发表论文 （1） ARMv8 Simulator，ICS Poster，2013，通讯作者
（2） Efficient Data Center Server，HPCA，2012，第1作者
（3） Application-driven Energy-efficient Architecture Explorations for Big Data，First Workshop on Architectures and Systems for Big Data (ASBD 2011), co-held with Held in conjunction with the Twentieth International Conference on Parallel Architectures and Compilation Techniques(PACT-2011)，2011，通讯作者
（4） Optimization of Stateful Hardware Acceleration in Hybrid Architectures，Design, Automation and Test in Europe (DATE 2011)，2011，第5作者
（5） Efficient data streaming with on-chip accelerators: Opportunities and challenges，IEEE 17th International Symposium on High Performance Computer Architecture (HPCA 2011)，2011，第1作者
（6） Frequent Instruction Sequential Pattern Mining in Hardware Sample Data，IEEE International Conference on Data Mining (ICDM 2010)，2010，第3作者
（7） Hardware Transactional Memory System for Parallel Programming，the 13th IEEE Asia-Pacific Computer Systems Architecture Conference (ACSAC 2008)，2008，第2作者
（8） Accelerating sequential programs on Chip Multiprocessors via Dynamic Prefetching Thread，Microprocessors and Microsystems，2007，第1作者
（9） High Performance General-Purpose Microprocessors: Past and Future，Journal of Computer Science and Technology，2006，第2作者
（10） A Hybrid Hardware/Software Generated Prefetching Thread Mechanism on Chip Multiprocessors，Euro-Par，2006，第1作者
（11） A Memory Bandwidth Effective Cache Store Miss Policy，Asia-Pacific Computer Systems Architecture Conference，2005，第1作者


发表著作
科研活动

科研项目 （1） 数据中心服务器，参与，其他级，2012-04--2015-04


参与会议
合作情况

项目协作单位
指导学生