1、招生信息2、教育背景3、工作经历4、教授课程5、专利与奖励6、出版信息7、科研活动8、合作情况9、指导学生
基本信息
王达 女 硕导 中国科学院计算技术研究所
电子邮件： wangda@ict.ac.cn
通信地址： 北京海淀区中关村科学院南路6号
邮政编码：
研究领域
招生信息

招生专业081201


招生方向计算机体系结构

教育背景2004-09--2009-06 中国科学院计算技术研究所 工学博士
1999-09--2004-07 中国科学技术大学 理学学士


学历

学位
工作经历

工作简历2013-10~现在, 中国科学院计算技术研究所, 副研究员
2009-07~2013-10,中国科学院计算技术研究所, 助理研究员
2004-09~2009-06,中国科学院计算技术研究所, 工学博士
1999-09~2004-07,中国科学技术大学, 理学学士


社会兼职
教授课程
专利与奖励

奖励信息（1）北京市科技进步奖,部委级,2014


专利成果（ 1 ）众核处理器片上同步方法和其系统,2010,第 5 作者,专利号: ZL**7.7
（ 2 ）基于多内核处理器的一致性处理方法和装置,2013,第 4 作者,专利号: **0.3
（ 3 ）内存访问处理方法、装置及系统,2013,第 3 作者,专利号: **5.0
（ 4 ）用于处理器的动态组相联高速缓存装置及其访问方法,2012,第 3 作者,专利号: **4.5
（ 5 ）程序的线程关系确定方法、设备及系统,2012,第 3 作者,专利号: **3.5
（ 6 ）多机系统、用于优化多机系统功耗的方法及装置,2013,第 3 作者,专利号: **8.5
（ 7 ）一种实时多任务调度方法和装置,2013,第 3 作者,专利号: PCT/CN2013/087405
（ 8 ）基于多内核处理器的一致性处理方法和装置,2014,第 4 作者,专利号: PCT/CN2014/080169
（ 9 ）DYNAMIC SET ASSOCIATIVE CACHE APPARATUS FOR PROCESSOR AND ACCESS METHOD THEREOF,2013,第 3 作者,专利号: EP**.2
（ 10 ）用于处理器的动态组相联高速缓存装置及其访问方法,2013,第 3 作者,专利号: PCT/CN2013/075092

出版信息

发表论文（1） On-Chip Generating FPGA Test Configuration Bitstreams to Reduce Manufacturing Test Time, Chinese Journal of Electronics, 2016, 第 2 作者
（2） EOFDM：一种面向众核架构的最低能耗搜索方法, 计算机研究与发展, 2015, 第 3 作者
（3） MACT：高通量众核处理器离散访存请求批处理机制, 计算机研究与发展, 2015, 第 3 作者
（4） 一种缓存数据流信息的处理器前端设计, 计算机研究与发展, 2015, 第 2 作者
（5） 众核片上网络的层次化全局自适应路由机制, 计算机研究与发展, 2015, 第 2 作者
（6） BDSim:面向大数据应用的组件化高可配并行模拟框架, 计算机学报, 2015, 第 4 作者
（7） A High-Density Data Path Implementation fitting for HTC Applications, Energy-Efficient High Throughput Computing for Big Data, 2015, 第 4 作者
（8） Fast and scalable lock methods for video coding on many-core architecture, Journal of Visual Communication and Image Representation 2014 , 2014, 第 5 作者
（9） APath-Adaptive Opto-Electronic Hybrid NoC for Chip Multi-Processor, ISPA-13, 2013, 第 2 作者
（10） Spontaneous Reload Cache Mimicking a Larger Cache with Minimal Hardware Requirement., NAS, 2013, 第 4 作者
（11） An Efficient Parallel Mechanism for Highly-Debuggable Multicore Simulator, APPT, 2013, 第 3 作者
（12） Diagnosis Pattern Generation Method for Timing Faults in Scan Chains, IEEE International Symposium on Circuits and Systems (ISCAS), 2012, 第 1 作者
（13） High-Efficient Architecture of Godson-T Many-Core Processor, IEEE Micro, 2012, 2012, 第 3 作者
（14） CRAW/P: A Workload Partition Method for the Efficient Parallel Simulation of Manycores, IEEE International European Conference on Parallel and Distributed Computing (Euro-Par), 2012, 2012, 第 4 作者
（15） PartitionSim: A Parallel Simulator for Many-cores, HPCC, 2012, 第 2 作者
（16） ALWP: A Workload Partition Method for the Efficient Parallel Simulation of Manycores, HPCC, 2012, 第 2 作者
（17） CRAWP: A Workload Partition Method for the Efficient Parallel Simulation of Many Cores, IEEE International European Conference on Parallel and Distributed Computing (Euro-Par), 2012, 第 4 作者
（18） Optimizing Sparse Matrix Vector Multiplication Using Cache Blocking Method on Fermi GPU, IEEE SNPD 2012, 2012, 第 4 作者
（19） Auto-Tuning GEMV on Many-Core GPU, ICPADS 2012, 2012, 第 5 作者
（20） A Case Study: Low Power Design-for-Testability Features of a Multi-core Processor Godson-T, Trans Tech. on Advanced Measurement and Test (AMT), 2011, 第 1 作者
（21） A SAT-Based Pattern Generation Method for Diagnosis Multiple Faults, IEEE International Conference of Advanced Measurement and Test (AMT), 2011, 第 2 作者
（22） High-Efficient Architecture of Godson-T Many-Core Processor, The 23rd HotChips Conference, 2011, 2011, 第 3 作者
（23） A Scalable Scan Architecture for Godson-3 Multicore Microprocessor, IEEE Asian Test Symp. (ATS), 2009, 第 4 作者
（24） The Design-for-Testability Features and Test Implementation of a Giga Hertz General Purpose Microprocessor, Journal of Computer Science and Technology (JCST), 2008, 第 1 作者
（25） A Case Study on At-Speed Testing of a Gigahertz Microprocessor, In Proc. of IEEE Intl. Symp.on Electronic Design, Test and Application (DELTA), 2008, 第 1 作者
（26） The Design-for-Testability Features of A General Purpose Microprocessor, In Proc. of IEEE Intl. Test Conf. (ITC), 2007, 第 1 作者
（27） Hierarchical Fault Tolerance Memory Architecture With 3-Dimension Interconnect, In Proc. of IEEE Region 10 Conf. (TENCON), 2007, 第 1 作者


发表著作
科研活动

科研项目（ 1 ）高通量计算系统的构建原理、支撑技术及云服务应用, 参与, 国家级, 2011-01--2015-08
（ 2 ）众核体系结构中的渗透式延迟容忍方法研究, 参与, 研究所（学校）, 2012-01--2015-12
（ 3 ）面向功能ECO的不等价逻辑抽取方法研究, 主持, 国家级, 2013-01--2015-12
（ 4 ）硬件支持的低开销的确定性重放技术研究, 参与, 研究所（学校）, 2012-01--2015-12


参与会议
合作情况

项目协作单位
指导学生