JPEC2000率失真斜率计算的浮点操作及其VLSI结构研究
| 文献类型 | 期刊 |
| 作者 | 龚剑[1];夏宇闻[2];刘雷波[3] |
| 机构 | [1]北京航空航天大学电子工程系,北京航空航天大学电子工程系,清华大学电子工程系, [2]北京航空航天大学电子工程系,北京航空航天大学电子工程系,清华大学电子工程系, [3]北京航空航天大学电子工程系,北京航空航天大学电子工程系,清华大学电子工程系, ↓ |
| 来源信息 | 年:2003期:01页码范围:42-45+82 |
| 期刊信息 | 中国集成电路ISSN:1681-5289 |
| 关键词 | DWT;EBCOT;DMC;JPEG2000;SCLA;Rate-Distortion;floating-point;Functional Iteration |
| 摘要 | 在采用 JPEG2000算法的图像压缩芯片结构研究中,我们发现编码(EBCOT)部分的计算结构是相当复杂的。其中率失真计算结构是否合理,直接关系到编码算法的效率。本文着重阐述了完成率失真浮点计算所必需的硬件结构;提出了新型的专用于率失真计算的除法算法及其结构;在保证计算精度和速度的前提下,最大限度地降低了计算结构的复杂度。本论文提出的计算结构已通过 RTL 级源代码和综合布线后门级仿真,并经过 Xilinx FPGA 测试线路板上运行验证。为确保 JEPG2000图像编码芯片的最终成功流片解决了一个关键问题。 |
| 所属部门 | 电子信息工程学院 |
全文
影响因子：
dc:title:JPEC2000率失真斜率计算的浮点操作及其VLSI结构研究
dc:creator:龚剑;夏宇闻;刘雷波
dc:date: publishDate:2003-01-25
dc:type:期刊
dc:format: Media：中国集成电路
dc:identifier: LnterrelatedLiterature：中国集成电路.2003,42-45+82.
dc:identifier:DOI：
dc: identifier:ISBN:1681-5289
