文献详情


向读者介绍最新推出的Verilog标准——IEEE Verilog 1364-2001简介

文献类型	期刊
作者	夏宇闻[1];杨柳[2]
机构	[1]北京航空航天大学EDA实验室,北京航空航天大学EDA实验室, [2]北京航空航天大学EDA实验室,北京航空航天大学EDA实验室, ↓
来源信息	年:2002期:04页码范围:65-75
期刊信息	中国集成电路ISSN:1681-5289
关键词	Verilog;设计管理;模块包;英文文献;变量值;数据类型;组合逻辑;条件编译;硬件描述语言;verilog;
摘要	2001年3月IEEE正式批准了Verilog-2001标准(即IEEE 1364-2001)。Verilog-2001标准在Verilog-1995的基础上有几个重要的改进。新标准有力地支持可配置的IP建模,大大提高了深亚微米(DSM)设计的精确性,并对设计管理作了重大改进。别的一些改进使其更加容易使用。这些改进将会影响每一个Verilog用户和EDA工具的设计人员。阅读了最近出版的几篇有关英文文献后,作者对Verilog-2001新标准中的若干个改进作了简要的总结和介绍。

全文|
影响因子：


暂无成果共有人
dc:title:向读者介绍最新推出的Verilog标准——IEEE Verilog 1364-2001简介
dc:creator:夏宇闻;杨柳
dc:date: publishDate:2002-04-05
dc:type:期刊
dc:format: Media：中国集成电路
dc:identifier: LnterrelatedLiterature：中国集成电路.2002,65-75.
dc:identifier:DOI：
dc: identifier:ISBN:1681-5289