为了提高<i>AB</i>+<i>C</i>运算电路的运算速度，降低其电路实现的复杂性，本文在GF（2⁴）上给出了一种基于四值逻辑的<i>AB</i>+<i>C</i>算法及其基于脉动阵列结构的电路实现.在电路设计中采用了基于源极耦合逻辑的多值技术，利用四值电流模进行运算，以改善电路的首次延时及晶体管和连线的数目.在0.18 μm CMOS工艺下利用HSPICE进行了电路仿真验证.结果显示，对比于相应的基于二值逻辑的COMS实现技术，首次延时及晶体管与连线的数目总和分别减少了54%和5%.所设计的并入并出脉动阵列电路，结构简单、规整、模块化，适用于VLSI的实现.多值逻辑电路与基于多值逻辑的对应算法的结合很可能成为实现GF（2^<i>k</i>）上高性能运算的潜在解决方案.
PDF全文下载地址：http://journal.bit.edu.cn/zr/article/exportPdf?id=20220110