在过去的几十年中，铁性材料中的畴壁（DW）由于其丰富的物理现象和在纳米电子学和自旋电子学中的潜在应用引起了大家广泛的研究兴趣。特别值得一提的是最近基于电流或磁场操控铁磁性畴壁而设计的赛道存储器[Science 320, 190 (2008)；Science 330, 1810(2010)]和铁磁畴壁逻辑器件[Science 309, 1688 (2005); Nature 579, 214 (2020)]。但是，由于铁磁性畴壁宽度较宽，而且电流或磁场的引入极大增加了器件的功耗，因此设计新型畴壁存储器或逻辑器件迫在眉睫。因为铁电材料具有更强的各向异性，所以铁电畴壁表现出较窄的畴壁宽度（仅有几纳米），且铁电畴壁电导的电场可控性也进一步促进了其在低功耗、高密度存储器中的应用。近年来，国内外众多研究小组对铁电畴壁存储器件进行了广泛研究，但是基于铁电畴壁的逻辑器件却鲜有报道，这主要是因为铁电畴壁形态的灵活、稳定控制具有很大挑战。
图1 电场控制荷电畴壁开关以及“非”门的设计。
在该工作中，研究****在自组装 BiFeO3 纳米岛阵列的每个岛上观察到了十字形带电畴壁，且得易于纳米岛几何形状对十字形带电畴壁的拓扑保护，研究****可以通过较小电场来稳定、独立地控制单个导电畴壁的连通和断开，实现对单个畴壁电阻态的开关控制。通过相场模拟分析，研究****认为导电畴壁的连通和断开伴随着荷电畴壁和中性畴壁的相互转化。
图2. 基于相场模拟探究电场对荷电畴壁通断的调控机制。
在此基础上，研究****进一步设计了NAND，NOR等7种基本的逻辑门和“Fan-out”等逻辑电路。该工作为全电子、低功耗、高密度集成的存算一体化器件提供了设计思路和理论基础。
图3. 基于铁电畴壁设计的“或非”逻辑门。
图4. 基于铁电畴壁设计的“或”逻辑门。
图5. 铁电畴壁逻辑电路与半导体CMOS、铁磁畴壁逻辑电路的对比。
附作者简介：
王静，北京理工大学前沿交叉科学研究院副研究员。主要从事铁电及多铁性复杂氧化物薄膜/异质结的外延生长，畴结构演化机理及多场耦合调控方面的研究。发表论文50余篇，包含Nat. Commun., Adv. Mater., Acta Mater., ACS Appl. Mater. Interfaces 等。主持国家自然科学基金青年项目，中国博士后项目，为JAD首届青年编委。
黄厚兵，北京理工大学前沿交叉科学研究院特别研究员，博士生导师。主要从事相场模拟材料微观结构演化研究，在Nature, Science, Adv. Mater., Adv. Func. Mater., Acta Mater., Sci. Bull.等期刊发表SCI论文110余篇，多次在国际大会作邀请报告。所开发的模型源代码已集成于商业软件μ-Pro。黄厚兵特别研究员先后主持自然科学基金面上、科技部重点研发计划子任务等5项。担任“相场与集成计算材料工程会议”理事会常务理事、中国硅酸盐学会青年工作委员会委员、北京市硅酸盐学会理事和Adv. Mater. Dev. 青年编委等。
论文详情：
Jing Wang#, Jing Ma#, Houbing Huang*, Ji Ma, Hasnain Mehdi Jafri, Yuanyuan Fan, Huayu Yang, Yue Wang, Mingfeng Chen, Di Liu, Jinxing Zhang, Yuan-Hua Lin, Long-Qing Chen, Di Yi & Ce-Wen Nan*，Ferroelectric domain-wall logic units, Nat. Commun. 13, 3255 (2022).
DOI: https://doi.org/10.1038/s41467-022-30983-4
论文链接：https://www.nature.com/articles/s41467-022-30983-4
